摘要：这一转变是由人工智能、高性能计算(HPC)和下一代通信技术所推动的，其中对异构集成的需求正不断挑战着封装技术的极限。尽管晶体管尺寸已缩小到个位数纳米级别，但传统PCB技术的线宽仍然限制在20到30μm之间，这一差距跨越了三个数量级。

（本文编译自Semiconductor Engineering）

中介层和基板正经历着从单纯的中间媒介到工程化平台的深刻转变，在最先进的计算系统中，它们承担着电源分配、热管理、高密度互连以及信号完整性等重要功能。

这一转变是由人工智能、高性能计算(HPC)和下一代通信技术所推动的，其中对异构集成的需求正不断挑战着封装技术的极限。尽管晶体管尺寸已缩小到个位数纳米级别，但传统PCB技术的线宽仍然限制在20到30μm之间，这一差距跨越了三个数量级。

传统封装技术无法跟上硅芯片尺寸缩小的速度，这在性能和集成密度方面造成了一个关键瓶颈。因此，中介层和先进基板正迅速发展，以实现以下目标：

精细度达1至2μm的重分布层（RDL）；

创新的混合键合技术；

全新的多材料集成策略。

随着行业向更大规模的基于小芯片（chiplet）的架构发展，硅中介层正逐渐被有机中介层取代，有机中介层可实现更大的封装尺寸和更高密度的互连。与此同时，玻璃基板正逐渐成为有机材料的可扩展替代品，可提供机械稳定性和超精细的RDL功能。

弥合互连差距

长期以来，半导体行业一直依赖RDL在芯片和外部接口之间进行信号路由。但随着封装需求的增加，RDL技术正在挑战着传统材料和制造方法的极限。目前，新的基板材料和工艺创新对于实现AI、高性能计算和5G应用所需的互连密度至关重要。

这一转变的关键部分是从硅中介层转向有机材料和玻璃解决方案。有机中介层使用玻璃载体作为结构支撑，为需要硅通孔(TSV)和深度蚀刻工艺的硅中介层提供了可扩展的替代方案。随着基于小芯片的架构的扩展，有机中介层可以实现更大的封装尺寸，同时保持细间距互连。

与此同时，玻璃芯基板和玻璃中介层正逐渐成为有机材料的替代品，它们具有机械稳定性、较低的介电常数和更精细的RDL。然而，制造和工艺方面仍然存在挑战，尤其是在翘曲控制、电镀均匀性和缺陷检测方面。

玻璃中介层的另一项重大发展是推动矩形玻璃载体的发展，与传统的圆形晶圆载体相比，矩形玻璃载体提高了处理和加工效率。

与此同时，RDL技术也正在不断演进，以支持1μm线宽/间距分辨率，这已接近芯片间互连所需的尺寸。Brewer Science与imec合作，展示了半加成工艺(SAP)如何在生产环境中实现2μm/2μm的线宽/间距分辨率，而先进研究正在推动如何在受控环境中实现1μm/1μm的能力。

在Brewer Science和imec的Alice Guerrero提交的一份白皮书中，研究人员展示了如何“通过将多层芯片集体键合到目标晶圆顶部，将芯片到晶圆的集体键合流程从N=2层扩展到N=3和N=4层”。这展示了先进堆叠技术的可行性，其中“芯片到目标晶圆的对准度大部分能达到±2μm以内”。

图1：N=2、N=3和N=4集体芯片到晶圆转移的简化流程。

图源：imec

这对于扇出面板级封装(FOPLP)尤为重要，它能够实现大规模、经济高效的高密度集成。然而，面板级制造带来了新的良率和工艺控制方面的挑战。

Lam Research先进封装总经理Chee Ping Lee表示：“FOPLP通过在大型面板尺寸上封装更多芯片，比其他封装方法具有潜在的成本优势。然而，对于某些应用而言，存在一些可能会抵消FOPLP潜在成本节约的挑战，包括初始设备成本、有限的供应链，以及由于面板尺寸较大导致的加工良率问题。”

尽管面临这些挑战，FOPLP仍正在成为AI处理器和HPC加速器等大批量、高性能芯片的关键推动技术。随着制造商不断改进面板级工艺，如电镀均匀性、细线光刻和翘曲控制等，采用标准化面板格式可能会加速FOPLP在主流半导体制造中的可行性。

克服制造挑战

随着中介层和基板变得越来越复杂，在纳米级尺寸下保持精度已成为一项重大挑战。向异构集成和细间距互连的转变，对芯片放置、材料沉积以及键合技术都提出了极高的精度要求。即使是过去可以容忍的轻微错位，现在也可能会降低电气性能、减少可靠性，并影响散热。

最紧迫的问题之一是向面板级加工(PLP)的过渡。尽管晶圆级加工(WLP)受益于数十年的标准化发展，但PLP在大尺寸基板的处理、对准和良率管理方面引入了新的变量。材料膨胀、翘曲和工艺均匀性的多变性带来了巨大的工程挑战。

玻璃芯基板带来了另一系列制造和缺陷检测挑战。与硅中介层或有机中介层不同，玻璃中介层的电路是在基板内以凹槽形式形成的。这增加了因裂纹而导致电路断裂的风险。

另一个挑战是过渡到混合中介层，在这种情况下，为了实现成本效益和电学性能，有机、硅和玻璃等不同材料被有选择地组合在一起。然而，这些材料之间的热膨胀不匹配带来了新的机械可靠性问题。

扩大中介层规模的一个特别困难的方面是针对高深宽比特征的电镀工艺，例如有机中介层中嵌入式硅桥周围又高又细的柱体。在不增加过多工艺时间的情况下，均匀地电镀这些结构是一项重大挑战。

对速度和精度的需求迫使制造商采用人工智能驱动的工艺控制和实时监控技术。在芯片放置、电镀和键合过程中，统计过程控制（SPC）对于确保高密度中介层设计的一致性和良率正变得至关重要。

为了克服这些挑战，人工智能驱动的计量和自适应工艺控制正被集成到生产线中。通过利用高分辨率成像、机器学习算法和实时反馈回路，制造商可以在细微的错位或工艺偏差导致产品出现缺陷之前就检测到它们。

如今，制造面临的挑战不仅仅在于追求更精细的尺寸。它还需要相应的工艺控制来跟上发展步伐，这就是为什么随着中介层设计规模的扩大，人工智能驱动的检测和自适应工艺调整对于保持较低的缺陷率至关重要。

热管理

随着半导体封装技术的发展，热管理已成为制约技术发展的最关键障碍之一。中介层和基板曾经只是封装中的被动元件，现在在散热方面发挥着积极作用，以确保高性能计算、AI加速器和多芯片模块的可靠性。更高的功率密度、更大规模的基于小芯片的架构和更精细的互连间距，都增加了对高效散热解决方案的需求。

Ansys产品营销总监Marc Swinnen表示：“当使用边长为4或5英寸的中介层时，会形成明显的热梯度。这些梯度会导致机械变形和翘曲，对数千个微观尺度的键合施加压力。这些应力又会反馈到硅芯片的电气性能中，从而影响整体可靠性。”

在先进的中介层设计中，有效的热管理如今与电气性能密不可分。随着基板密度越来越高，高效散热同时保持电气完整性需要采用新方法，尤其是集成热通路。

这个问题在多芯片封装中尤其严重，因为热量必须通过日益密集的互连结构散发出去。随着功率水平的提高，传统的散热解决方案，如散热片热界面材料，已不足以满足需求。相反，制造商正在转向将热管理直接集成到中介层和基板设计中的新解决方案。

为了应对这些挑战，制造商正在研究在中介层内嵌入式微流体冷却通道，使用能在峰值负载期间吸收热量并逐渐释放热量的相变材料，以及基于碳纳米管的先进热界面材料，这些材料的热阻比传统的散热膏低得多。混合金属有机散热片也在研发中，以改善散热，同时控制成本和重量。这些新的热管理策略的成功，将决定下一代中介层能否很好地扩展，以满足人工智能和高性能计算的需求。

新材料创新

随着对半导体性能的要求不断提高，传统有机基板已达到其基本极限。为了应对这种情况，制造商开始转向新材料，如玻璃芯复合材料、陶瓷和有机-无机混合结构等，以提高热性能、电气性能和机械稳定性。

玻璃芯中介层因其介电常数较低（约为4.0）而备受关注，这比硅的11.7低得多，从而减少了信号损失，非常适合5G、6G和其他毫米波通信等高频应用。玻璃还提供了比有机基板更好的尺寸稳定性，减少了翘曲并提高了面板级封装的良率。尽管具有这些优势，但制造挑战仍然存在，特别是在玻璃通孔的精密激光钻孔、通孔填充以及玻璃材料固有的脆性等方面。

“玻璃基板非常平整，机械强度高，使我们能够将封装尺寸扩大到120毫米X120毫米以上，”Lee表示，“这可以实现非常细的线路RDL集成，这对于高密度中介层和基板来说至关重要。”

除了玻璃之外，在有机中介层中整合硅桥的混合基板也越来越受欢迎。这些结构将有机材料的成本效率与硅的电气性能优势相结合，创造出一种用途更广的封装解决方案。

热膨胀不匹配可能导致热循环过程中出现分层、开裂和翘曲的等问题，因此需要建立预测模型，以便在这些影响成为制造问题之前预测到其影响。随着半导体封装不断挑战材料集成的极限，确保准确的材料特性和模拟正成为一项关键要求。

尽管这些新材料前景光明，但制造过程中仍然存在相当大的复杂性。虽然玻璃和陶瓷基板具有出色的电气性能，但它们带来了加工困难、成本问题和供应链限制等挑战，必须解决这些问题，它们才能完全取代传统的有机材料。与此同时，混合解决方案提供了一种折衷方案，但需要精心的工程设计，以平衡电气、热和机械方面的权衡。

先进的键合技术

随着中介层和基板设计变得越来越复杂，传统的微凸块键合已达到其实际极限。由于微凸块间距通常限制在40µm或更大，它们难以满足现代小芯片架构对细间距的要求。因此，混合键合已成为一种有前途的替代方案，通过结合电介质-电介质和金属-金属键合技术，能够实现10µm以下的互连间距。然而，这种转变带来了新的制造挑战，特别是在表面处理、缺陷缓解和工艺均匀性方面。

为了确保可靠的混合键合，制造商必须打造原子级光滑的表面，以防止形成空隙和电气不连续性。这需要精确的表面活化技术，如等离子处理和化学功能化，以增强介质键合强度。要实现一致的金属对金属接触还，还需要严格控制材料去除率，特别是在直接铜对铜键合中，氧化和界面污染会降低键合可靠性。

除了混合键合，直接铜互连也在被探索作为微凸块的替代方案，它无需使用焊料，进一步降低了电阻。通过去除中间材料，直接铜键合可提高信号完整性和热性能，使其特别适合高速AI和HPC应用。然而，这一工艺本身也存在一系列挑战，包括在键合过程中防止氧化，以及控制形成可靠互连所需的高压。

向更细间距键合技术的转变对建模和仿真工具提出了新要求，这些工具必须与日益复杂的中介层和基板架构保持同步。随着混合键合和直接铜互连技术的推广，要实现高良率，就需要确保精确的工艺建模和缺陷预测。

将混合键合和铜互连技术扩大到大规模生产，仍然是整个行业面临的挑战。

提高纳米级可靠性

随着中介层和基板技术变得越来越复杂，确保长期可靠性，需要从传统的基于规则的设计方法转向人工智能驱动的预测建模。高密度互连和混合材料集成引入了新的故障机制，必须在设计过程的早期预测和缓解这些机制。目前，先进的仿真工具集成了多物理场分析功能，使工程师能够在设计进入制造阶段之前预测电迁移、热梯度和机械应力等问题。

然而，这些模型的准确性取决于输入数据的质量，尤其是对于那些缺乏大量实证测试的新型材料而言。随着中介层从有机基板转向混合和玻璃基设计，对材料特性的精确表征变得至关重要。对热膨胀系数、介电常数或机械应力的任何错误表征，都可能对器件可靠性产生重大的后续影响。

除了仿真之外，缺陷检测方法也必须不断发展，以满足下一代封装技术的复杂性需求。传统的光学和电气测试方法通常无法捕捉到基板级别的细微缺陷，因此需要采用人工智能驱动的检测技术。机器学习算法正在被部署用于分析高分辨率图像数据，以识别传统检测过程中可能遗漏的缺陷。

为了进一步提高可靠性，制造商正在将可测试设计(DFT)和嵌入式传感技术直接集成到中介层和基板架构中。这些进步使得在制造过程中能够实时监控关键性能参数，从而能够尽早发现和解决缺陷。

通过在中介层结构中嵌入诊断功能，制造商可以在生产周期中更早地检测和解决潜在故障。这种主动方法对于面板级封装中使用的大尺寸基板尤为重要，因为良率优化至关重要。

这些AI增强型测试和模拟策略可提高首次通过率，并降低先进封装架构的长期故障率。随着中介层和基板成为计算堆栈中更关键的组件，确保它们的可预测性和可靠性将成为扩展基于小芯片的架构和高性能计算应用的关键。

有源中介层和智能基板

随着中介层和基板从无源布线层发展为智能系统组件，研究人员和制造商已开始探索有源中介层设计，即将晶体管、电源管理电路，甚至光互连直接嵌入中介层中。这一转变代表了半导体封装技术的根本性变革，可实现更智能的信号路由、自适应电源管理和本地化处理。

该领域最重要的进步之一是将光学互连集成到中介层中。传统的铜互连在更高的数据速率下面临越来越大的挑战，特别是在AI和HPC应用中，最大限度地减少功率损耗和最大限度地提高带宽至关重要。

基于硅光子的中介层正成为一种解决方案，它无需转换到电域即可实现小芯片之间的光通信。最近的演示已实现每通道超过200 Gbps的数据速率，这表明可能会摆脱传统的电互连。

尽管如此，采用有源中介层也带来了新的散热挑战。更高的功率密度和嵌入式晶体管会产生额外的热量，必须有效地散发这些热量。研究人员正在开发用于瞬态热缓冲的相变材料、嵌入式微流体冷却通道和高导热性界面材料，以应对这些挑战。这些解决方案旨在平滑温度波动、散发局部热量，并提高高功率AI和HPC应用的长期可靠性。

尽管取得了这些令人鼓舞的进展，有源中介层的商业可行性仍取决于能否克服几个制造挑战。确保嵌入式晶体管和光学元件的高良率制造是一个主要障碍。开发具有成本效益的工艺流程以扩大生产规模也是如此。此外，该行业必须为中介层集成电路建立稳健的设计和验证方法，以确保长期可靠性。

要将有源中介层推向主流，需要封装、芯片架构师和系统设计师之间采用更好的协同设计方法。这一转变不仅仅涉及制造方面的突破，更是整个行业对集成思维方式的彻底转变。

结论

半导体行业正在进入一个新时代，中介层和基板不再仅仅是无源结构元件，而是先进计算架构的重要推动因素。随着摩尔定律的放缓和基于小芯片的集成成为行业标准，这些组件正在演变为复杂的功能化平台，直接影响性能、电源效率和可靠性。

来源：王树一一点号