摘要：从电压调节位置到热量提取路径，从互连金属材料到封装结构，由AI算力驱动的供电设计变化正推动芯片架构进入以背面供电、垂直集成、钼互连为核心的新阶段。

芝能智芯出品

人工智能算力芯片的高功率密度与集成复杂性不断上升，已使传统供电和散热方式面临技术瓶颈。

从电压调节位置到热量提取路径，从互连金属材料到封装结构，由AI算力驱动的供电设计变化正推动芯片架构进入以背面供电、垂直集成、钼互连为核心的新阶段。

供电是电气工程问题，更是贯穿系统结构、材料物理、热管理和制造工艺的跨领域工程难题，围绕供电网络（PDN）的结构演进、材料替代与热设计变革。

Part 1

横向供电的终局

与垂直供电的崛起

当芯片功耗由百瓦级跨越千瓦级阈值，传统横向供电架构的限制开始显现。

在加速器卡中，通过PCB长距离横向传输数千安培电流，不仅造成严重电压降和能耗，还抢占了宝贵的布线面积，使电源完整性与信号完整性形成对立。

电源布线越粗越密，SerDes等高速通道的走线空间就越紧张。为突破此瓶颈，业界正在转向垂直供电结构。

其核心在于将电源路径从PCB表层“翻转”至芯片下方，使稳压器或供电层直接嵌入中介层或基板中。

电源从基板底部通过短路径直达硅芯片，有效压缩供电路径长度、降低IR压降、抑制电流噪声。同时释放表层布线空间，支持更高密度的信号传输。

嵌入式电容结构是此类技术的典型方案。

通过在封装基板中构建局部电容网络与供电域，垂直供电网络能够在提供干净电源的同时，实现局部解耦，缓解突发功耗引起的电压波动，架构实现离不开先进基板材料的发展，如嵌入无源器件的有机基板、低损耗玻璃基板等，优化了电源阻抗特性，也为高密度散热留出结构余地。

技术上，低阻抗通路要求供电路径中采用电导率更高、热导率更优的材料，同时必须与芯片保持严密协同设计，确保整体PDN响应与热流分布一致。

◎ 横向供电受限于PCB布线损耗和空间冲突，无法满足千瓦级AI芯片供电需求；

◎ 垂直供电通过嵌入式电压调节和集成电容解决方案，将供电路径缩短、功率衰减降低；

◎ 协同设计的基板材料与中介层成为电源分布网络结构性组成部分，推动芯片-封装协同优化。

Part 2

从互连材料到热界面：

系统供电与热管理的协同重构

AI芯片的功率密度越高，热密度越高，随之而来的是局部热点、电迁移和结构疲劳等问题。

而供电路径中的每一毫欧阻抗，也都对应着需散热的瓦级功耗。因此，从互连金属到TIM（热界面材料），整个供电系统的热阻结构必须被重构。

在金属互连材料方面，铜和钨由于平均自由程过长，在亚20纳米工艺下表现出电阻率急剧上升的问题。为此，钼正逐步取代它们，成为局部互连的理想候选。

钼具有短电子平均自由程，更适于在狭窄线宽下保持低电阻。同时，其高熔点与晶粒稳定性也有助于缓解高电流密度下的电迁移问题。

钼在AI芯片的GPU矩阵、SRAM阵列中被优先使用，特别是在采用背面供电结构的芯片中，其对ALD/CVD工艺的良好适配性，使得垂直结构下的金属化更具可制造性。

钼在实现高度共形金属层的同时，降低了寄生电阻和热负荷，是系统级功率效率提升的重要一环。

热管理方面，先进封装已不再局限于顶部散热。

在TIM层上，传统焊料基材料已逐步被铟合金、高导热相变材料或碳基复合材料替代。

铟TIM凭借80 W/mK的导热率，实现了更低的热阻界面连接，但其应用也需要芯片与盖板进行金属化，并通过回流工艺形成高可靠性结合。

空隙控制成为TIM应用中最关键的制造参数，因为任何微小的空隙都会造成局部热失控。面向AI训练等持续高功耗任务，封装热管理已转向多尺度技术。

包括均热板、微流道冷却、双面散热等方案被整合进设计流程，提升局部热点响应能力。尤其在多芯片模块中，由于发热逻辑块靠近，封装内热干扰成为决定性能稳定性的关键因素。

◎ 钼在电阻率、热稳定性和微缩互连方面展现出比铜/钨更优的性能，适用于高功率密度AI芯片；

◎ 热界面材料的发展集中在提高导热率、降低空隙率，适配不同的功率分布模式；

◎ 多尺度散热技术成为封装设计必要部分，系统热管理不再局限于后端散热件，而是参与前端协同设计。

小结

供电已经不再是“设计后”的电源模块匹配问题，而是被AI芯片的发展推至架构核心。从供电路径、互连金属到热界面，整套电力系统需要在纳米级尺度下同步优化，手段包括背面供电网络（BSPDN）、钼互连、嵌入式PDN结构、双面散热。

来源：孙哥讲科技说