摘要：总部位于比利时鲁汶的IMEC宣布了一项重大的模拟设计突破：一款7位、150 GSa/s的数模转换器（DAC），采用PAM-4调制，目标速度高达每通道300 Gb/s。IMEC报告称，这为数据中心和超大规模计算架构中显著提升互连速度铺平了道路。

总部位于比利时鲁汶的IMEC宣布了一项重大的模拟设计突破：一款7位、150 GSa/s的数模转换器（DAC），采用PAM-4调制，目标速度高达每通道300 Gb/s。IMEC报告称，这为数据中心和超大规模计算架构中显著提升互连速度铺平了道路。

该 DAC 基于imec先进的 5 纳米 FinFET CMOS 平台构建，解决了高速链路设计中日益严峻的挑战。随着人工智能和云工作负载的数据密集度日益提升，现有的模数转换和数模转换解决方案难以跟上发展步伐，同时又要兼顾功耗、延迟和信号完整性。

imec高速收发器项目经理Peter Ossieur强调，这款新芯片实现了速度与能效的完美结合——在同等性能水平下实属罕见。他解释说，该设计“目标是实现每通道200 Gb/s以上的数据速率，并最终达到400 Gb/s”，并指出采用5纳米FinFET CMOS工艺是实现这一性能的必要条件。

与美国和亚洲厂商相比，欧洲在尖端DAC和ADC开发方面落后。Imec的声明是一个战略信号：欧洲本土的研究和设计能够跟上全球OEM厂商在超大规模数据互连方面的需求。150 GSa/s是一个里程碑。此前，这项技术只能在垂直集成实验室或专有工艺中实现，而Imec的原型机如今将这一能力带入了主流FinFET CMOS工艺。

DAC 的应用环境至关重要。结合低抖动飞秒级时钟和 PAM-4 信令，该模拟设计满足了行业向多通道、400 GbE 及更高速率发展的需求。因此，该器件可以成为未来面向 100 GHz 带宽链路的 300-400 GSa/s 转换器的基础。

对于欧洲模拟设计团队和半导体OEM厂商来说，这一进步意味着机遇。imec的工艺和架构专业知识现在可以支撑下一代SerDes和光收发器ASIC。与此同时，全球竞争对手正朝着56 Tbit/s交换结构、AI加速器和百亿亿次级处理器的方向发展——所有这些都需要超高效的高速I/O。

这一重心调整将重塑欧洲芯片设计。焦点将从IP授权和传统工艺转向高速混合信号创新，这对下一代数据基础设施至关重要。高管们面临的关键问题是：谁将率先嵌入这款DAC？晶圆厂的可扩展性和单芯片成本将如何演变？

imec 的声明表示，下一步将“将采样率翻倍至 300 GSa/s，并将带宽提升至 100 GHz 以上”，这为未来发展指明了方向。对于从事模拟密集型高速接口工作的专业工程师来说，这提供了一个罕见的、扎根于欧洲研发的、切实可行的参考设计。对于企业高管来说，这表明欧洲仍然能够在模拟 IP 领域保持领先地位——在先进节点上，并实现实际吞吐量的提升。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4070期内容，欢迎关注。

来源：游戏设计师