华泰 | SEMICON Taiwan：CPO、2nm和3D存储是热点

摘要：过去一周，我们参加了SEMICON Taiwan，并密集走访了英伟达、谷歌、台积电等AI算力产业链关键公司，参加了硅光、先进工艺等主题论坛。通过本次活动，我们认识到：1）基于先进封装的多芯片互联技术、2）先进工艺代工、3）近存计算或是实现AI大规模计算的三大关

过去一周，我们参加了SEMICON Taiwan，并密集走访了英伟达、谷歌、台积电等AI算力产业链关键公司，参加了硅光、先进工艺等主题论坛。通过本次活动，我们认识到：1）基于先进封装的多芯片互联技术、2）先进工艺代工、3）近存计算或是实现AI大规模计算的三大关键技术。未来三年，我们认为，1）先进封装有望在2027年迈入硅光CPO时代；2）先进工艺有望迈入2nm时代，背面供电、深沟槽等是核心技术；3）近存计算逐步从2.5D迈向3D，CUBE等多元技术路线涌现。

#1：多芯片互联或是算力扩展关键，CPO有望2027年大规模商用

通过这次论坛，我们认识到，多芯片互联是实现AI算力扩展的关键。随着AI系统架构从Scale up向Scale out演进，并进一步扩展至数据中心间的大规模集群互联，传统铜互连在高频高速传输场景下的信号衰减与功耗问题日益凸显，而CPO作为硅光与先进封装的融合方案，能够在保持高带宽密度的同时降低传输损耗，或将成为突破算力扩展瓶颈的关键技术路径，有望于2027年实现大规模商用。本次论坛上，台积电推出COUPE硅光平台，有望于2026年底率先问世，长期或将成为和插拔式光模块同等重要的互联方案。

#2：先进工艺即将步入2nm时代，关注背面供电、深沟槽等新技术

先进工艺平台是提升AI芯片计算性能、降低功耗的关键技术。台积电在论坛中指出，其2nm工艺平台（N2）2025年下半年将进入大规模量产阶段。后续将在N2基础上推出1.6nm平台（A16），导入背面供电等技术，进一步优化功耗表现，有望成为AI芯片厂商下一代产品的工艺平台。通过这次论坛，我们确认台积电在先进工艺代工上相比三星、Intel等同业的技术优势在继续扩大；ASML/AMAT/LAM/TEL等设备企业在台积电的先进工艺产业链中占据重要地位。

#3：近存计算驱动芯片从2.5D走向3D，多元技术路线涌现

本次论坛上，海力士等指出，以HBM为代表的近存计算技术解决了逻辑芯片和存储之前的高速访问问题，是AI芯片的关键技术之一。展望2026-2027，一方面，现有的HBM技术从目前的12层（HBM3E）向16层（HBM4/HBM 4E）演进，进一步提高数据中心用AI芯片的性能；另一方面，1）以华邦电/兆易等提出的3D堆叠方案CUBE，2）基于Chiplet和开源的RISC-V架构等的AI芯片方案（知名架构师Jim Keller/芯原）也受到广泛关注。我们认为，1）美光/海力士等存储厂商在HBM4升级趋势中处于AI产业链的重要环节，2）ASMPT/Advantest等后道设备企业在芯片3D堆叠化浪潮中持续扮演重要角色。

风险提示：半导体周期下行风险，AI需求和技术研发不达预期的风险。本研报中涉及到未上市公司或未覆盖个股内容，均系对其客观公开信息的整理，并不代表本研究团队对该公司、该股票的推荐或覆盖。

SEMICON Taiwan：系统/代工/设备企业云集，AI驱动半导体行业迎来CPO、先进工艺和近存计算的投资机会

过去一周，我们受邀参加SEMI举办的SEMICON Taiwan半导体展会，走访了包括英伟达、谷歌等AI系统厂商，台积电、GlobalFoundries等代工厂商，ASML、AMAT、KLA、LAM、TEL等前道设备企业，ASMPT、DISCO、Chroma等后道设备企业；并参加了硅光、先进工艺、存储等主题论坛。通过这次活动，我们看到以下趋势：

1）先进封装方面，CPO技术商业化窗口期临近，预计2027年实现大规模商用，台积电的集成硅光技术平台COUPE有望2026年底率先问世；

2）先进工艺方面，台积电2nm工艺预计顺利量产延续摩尔定律，ASML的High-NA光刻机是先进封装的关键技术支撑；背面供电、深沟槽等技术是AI逻辑及HBM存储芯片的大势所趋；

3）芯片架构正从2.5D向3D堆叠演进，技术路线多元化创造新投资机遇，3D/定制化存储或为追赶者提供弯道超车机会。

先进封装：多芯片互联或是AI算力扩展的核心，CPO有望2027年大规模商用

通过本次论坛，我们确认，多芯片互联或是AI算力扩展的关键。随着AI系统架构从Scale up向Scale out演进，并进一步扩展至数据中心间的大规模集群互联，传统铜互连在高频高速传输场景下的信号衰减与功耗问题日益凸显，而CPO作为硅光与先进封装的融合方案，能够在保持高带宽密度的同时降低传输损耗，或将成为突破算力扩展瓶颈的关键技术路径。

英伟达：CPO是实现AI时代超级计算机的关键技术

英伟达在本次展会上指出，数据中心就是AI时代的计算机。通过Scale up（机柜内）、Scale out（机柜之间）和Scale Across（数据中心间互联）等网络技术，把大量的GPU集合成一颗超大规模的GPU是AI计算未来发展的重要技术趋势。

英伟达在展会上表示，CPO是降低网络通信损耗的关键技术。如下图所示，通过节省DSP等器件，CPO和插拔式光模块相比，可以减少30%的能量损耗。

2025年3月，英伟达发布支持CPO的以太网交换机Spectrum-X Photonics和Infinite Band交换机Quantum-X。根据英伟达官网，通过消除传统的电和可插拔架构带来的瓶颈，CPO系统能够提供现代 AI 工厂所需的高性能、高能效与高可靠性。

台积电：COUPE平台集成先进封装和硅光，最早或在2026年底问世

台积电在展会上指出，基于CoWoS（Chip-on-Wafer-on-Substrate）的先进封装技术是当前HPC/AI平台的主流架构。展望未来，台积电正在推广集成了硅光CPO的下一代先进封装平台COUPE（Compact Universal Photonics Engine）。根据台积电在2025年北美技术论坛上披露，公司预计COUPE最早或在2026年底至2027年实现商用，将首先应用于数据中心内部的交换机和AI服务器的光学互联模块。我们认为，短期内 CPO 与插拔式光模块将并行存在，但中长期 CPO 有望成为数据中心通信的主流。

根据公司在2025年北美技术论坛上披露，COUPE平台目前已经Ready for Design，客户可以正式开始基于COUPE平台设计下一代产品。技术路线来看，第一代COUPE已能实现每秒1.6T的光学I/O，而下一代平台的目标是在2026年将带宽翻倍至3.2T，并在2027年进一步提升至6.4T，同时每一代产品的能源效率都将提升约30%-40%。

产能方面，根据公司官网，其目前已运作的先进封装厂共5座，聚焦CoWoS、SoIC等先进封装业务。此外，AP7/AP8以及亚利桑那的先进封装工厂未来将依次投入生产。公司在展会上表示，当前已将先进封装整合为3DFabric平台，包括TSMC-SoIC、CoWoS和InFO家族，其先进封装平台已经成为AI芯片的主流方案之一。

其它热点话题：CoPoS vs CoWoP

此外，我们注意到CoPoS（Chip-on-Panel-on-Substrate）、CoWoP (Chip-n-Wafer-PCB)等日益受到国内外投资人关注。

通过这次论坛，我们看到CoPoS作为新兴的2.5D集成封装技术，较之CoWoS能够实现更大尺寸的封装解决方案，有望成为下一代AI计算平台的关键技术路径。根据TECHPOWERUP报道，台积电计划2026年建造一条CoPoS试点生产线；2027年将重点改进工艺、开始商用部署，以便满足合作伙伴的要求；但根据Semi Vision，考虑到大规模量产的工程挑战和良率爬坡过程，CoPoS真正的大规模商业应用可能要延后至2028-2029年。

CoWoP相比于CoWoS，封装技术结构更加简化，摆脱了CoWoS对高成本ABF载板的依赖，对中国相关产业链更有利，其商用化或将显著影响相关设备厂商和封装企业的业绩释放节奏；另一方面，考虑到CoWoP技术难度相对更高，中期商用概率或偏低，我们预计2030年后才能逐步实现规模化商用部署。

ASMPT/Lasertec：积极推广先进封装相关设备

展会上，ASMPT介绍了公司混合键合设备和下一代激光切割设备，展示了其在先进封装设备领域的竞争优势。1）混合键合方面，公司布局LITHOBOLT™系统，能够有效服务AI芯片、高性能计算和5G等高增长细分市场；2）激光切割设备方面，根据公司官网，LASER1206平台的多材料兼容性（包括SiC、GaN等化合物半导体）以及可扩展至6台设备的产线集成能力，显示公司正积极抢占先进封装这一快速增长的市场机会。

Lasertec在展会上介绍了其半导体检测设备产品线，积极推广先进缺陷检测和测量设备。其中，1）CIRIUS系列专注3D堆叠芯片的内部缺陷检测；2）VIANCA系列专门进行高深宽比微通孔的深度测量，可应对下一代TSV复杂形状；3）CIEL系列能够实现晶圆边缘和倾斜面的高精度缺陷分类；4）BGM系列则专用于TSV背面薄化工艺，提供硅厚度及剩余硅厚度的精确测量。

先进工艺：2nm有望顺利量产，关注背面供电、深沟槽等技术方向

先进制程领域，我们在2025 SEMICON Taiwan与台积电、ASML、AMAT、KLA、LAM、TEL等企业进行了深入交流。通过这些交流，我们看到以下行业趋势：

台积电：2nm制程预计顺利量产

论坛上，台积电分享了先进工艺及先进封装的技术路线：当前主要采用4-5nm，但未来有望迈入2nm时代。根据Digitimes，台积电2nm（N2）制程预计将在2025年下半年量产，将成为首个采用 GAA 的技术节点；后续将在A16导入背面供电技术，进一步优化功耗表现，预计2026-2027年量产。我们认为，A16有望成为适合AI芯片厂商的下一个重要技术平台。

ASML：High-NA和先进封装光刻机是亮点

ASML在论坛上指出，公司现有EUV产能持续扩张，多重曝光技术不断提升性能；并计划于2025-2030年推出下一代high-NA EUV，有望推动2nm以下工艺发展，单台设备产能或将显著提升。

此外，我们注意到，随着数据中心AI芯片相关先进封装技术的提升，我们看到I-line等光刻机的需求有大幅提高的迹象。

AMAT：背面供电是逻辑芯片趋势

AMAT在展会上表示，背面供电正成为逻辑芯片发展的必然趋势：背面供电通过前端信号线与背面电源线的分离架构，可实现20-30%的IR压降改善，能够大大减少功耗浪费。展会上，AMAT介绍了背面供电的技术路径：从早期的背面电源轨到即将投产的A Power Veer，再到终极的直接背面接触源漏极方案。我们认为，虽然背面供电工艺复杂度高且增加了良率风险，但该技术已成为目前解决功耗问题、提升芯片密度的有效方案。

东京电子/LAM: 深沟槽是存储芯片的趋势

深沟槽技术已成为存储芯片发展的核心趋势。LAM在展会上指出，随着3D NAND向更高层数发展，每堆叠一层都需要更长的刻蚀时间，这种垂直堆叠趋势直接推动了高深宽比刻蚀技术的需求。深沟槽技术进展方面，LAM作为全球刻蚀设备龙头之一，在NAND通道孔蚀刻领域处于优势地位，正将高深宽比刻蚀技术逐步扩展到逻辑芯片领域；而东京电子在业绩会上披露，公司正在通过开发低温刻蚀新技术来挑战LAM在存储器领域的优势地位，目前已逐步取得客户的低温刻蚀订单。

芯片架构：近存计算驱动芯片3D堆叠化，多元技术路线涌现

过去两年，英伟达的标准方案引领行业，但随着AI算力架构正在从单一性能提升向系统级互连创新转移，此次展会中，我们也看到谷歌、海力士、华邦电等多家企业的自主AI芯片架构和解决方案正在涌现。

谷歌Ironwood平台：AI算力架构从单芯片到超大规模分布式计算

展会上，谷歌展示了连接9000多个TPU的分布式计算系统，其技术路线关注度较高。在Hot Chips 2025上，谷歌介绍Ironwood的单芯片峰值算力达到4614 TFLOPs，并配备了192 GB的HBM，单个Ironwood Superpod集成9216枚芯片。

海力士: HBM是AI计算的关键技术

展会上，海力士指出，随着AI模型参数规模向万亿级扩展，传统内存架构已无法满足算力需求，而HBM的高容量、高带宽和低功耗特性将成为支撑大规模AI计算的必备基础设施和核心驱动力。1）从产业链角度看，我们认为HBM产业呈现较为集中的供给格局，全球具备量产能力的主要是SK海力士和三星两家企业，而下游AI生态系统从应用层到硬件层企业数量呈倒金字塔分布，这一供需结构凸显HBM作为AI算力基础设施的战略稀缺性。2）架构角度来看，海力士在展会上表示，通过3D TSV堆叠技术实现的“近计算内存”定位，能显著缩短数据传输路径并降低延迟，同时HBM3E通过200%带宽提升和40%功耗优化直接解决了AI训练推理的“内存墙”瓶颈，在数据中心功耗高速增长的背景下具有重要战略意义。展望未来，我们预计HBM或将成为AI专用加速器时代下存储产业链盈利增长的核心驱动力。

华邦电：CUBE是边缘AI的趋势

随着边缘人工智能（Edge AI）的快速发展，存储器在边缘设备中的重要性日益凸显。当前，传统的内存架构难以满足边缘AI对高带宽、低功耗和小尺寸的需求，因此以3D DRAM堆叠技术为核心的创新方案成为行业关注的重点。展会上，华邦电提出的定制化存储器CUBE，采用TSV+Microbump工艺，其3D堆叠架构可将计算与存储芯片垂直集成，提升算力密度和能效比。CUBE的核心优势包括在超高带宽与密度方面，华邦电致力于将带宽从每秒7 GB提升至每秒3 TB，并能处理每秒3万个token。在特定应用案例中，传统LPDDR4可能需要多达八个芯片，而使用华邦电的CUBE方案可能仅需一到两个芯片，即可在50平方毫米的微小尺寸内提供高达每秒128 GB的带宽。对于需要更高密度和带宽的应用，CUBE可以提供高达每秒30 TB的带宽和70 GB的密度。

Jim Keller：通过开源RISC-V架构降低AI芯片设计门槛

半导体知名架构师Jim Keller在CEO论坛上提出了“让AI和新硅芯片更便宜”的愿景。1）Keller表示，基于开源架构的RISC-V CPU采用非HBM存储方案，能够通过Chiplets实现模块化，制造更多、更小、更便宜的芯片，显著降低了AI芯片设计门槛。其“黑洞”芯片采用140个RISC-V处理器阵列的分布式架构，相比传统GPU方案显著降低系统复杂度和运营成本，这种技术民主化路径有望释放更广泛的市场需求并实现规模经济效应。2）该开源模式本质上构建了平台生态，虽然短期收入模式存在不确定性，但长期有望通过降低AI开发门槛和扩大参与者基数实现网络效应。

美光/联发科：3D/定制化存储或成HBM未来发展方向

HBM正向3D存储和定制化方向演进，存储与计算的深度耦合成为AI芯片架构创新的核心趋势。存储论坛上，1）美光强调传统DRAM面临的根本挑战是最小特征尺寸已达到5nm，继续按摩尔定律缩放在经济上变得不可行，因此公司正积极开发3D技术，通过硅锗超晶格结构和晶圆键合工艺实现垂直堆叠，以满足AI对HBM日益增长的存储需求。2）联发科则从系统架构角度提出了近存计算的概念，强调随着AI计算从GPU扩展到定制化加速器，存储器必须与计算单元更紧密集成以降低功耗；而定制化HBM将成为满足不同AI工作负载需求的关键。