摘要：iPhone 17的A19系列芯片，即将到来的联发科天玑9500、高通第五代骁龙8至尊版，都将采用台积电N3P工艺。正当人们以为格局已定时，联发科却意外宣布2纳米芯片（天玑9600）完成设计流片，成为首批吃螃蟹的企业，并预计在明年底量产。这一举动，如同在平静的

2025年旗舰手机，无一搭载2纳米芯片——这或许出乎不少人的意料。

iPhone 17的A19系列芯片，即将到来的联发科天玑9500、高通第五代骁龙8至尊版，都将采用台积电N3P工艺。正当人们以为格局已定时，联发科却意外宣布2纳米芯片（天玑9600）完成设计流片，成为首批吃螃蟹的企业，并预计在明年底量产。这一举动，如同在平静的湖面投下一颗石子，激起层层涟漪。

要知道，联发科足足提前一年公布了这一进程，这份自信和决心，着实令人侧目。

按照手机厂商的发布节奏，2026年底，我们将迎来2纳米芯片的“井喷”时代：苹果A20系列、高通第六代骁龙8至尊版、三星Exynos 2600，都将陆续加入2纳米阵营。

台积电、三星为2纳米技术预热已久，为何苹果iPhone 17的A19芯片却未能赶上这趟“首发车”？为何今年的“2纳米战争”并未如期打响？

“做梦也没想到，2纳米需求比3纳米还多”

2024年10月17日，台积电总裁魏哲家在业绩会上谈及2纳米需求时，用了两个掷地有声的词语：“很多很多”、“做梦都没想到需求比3纳米还多”。

值得深思的是，台积电今年4月1日才开始接受2纳米订单，下半年才开启量产，为何10月份就能预见到如此庞大的需求？

“台积电拥有一支顶尖的市场研究团队，他们可以整合全球各行各业的需求，包括英伟达、特斯拉、AMD等巨头，”前台积电建厂工程师吴梓豪表示，“建设一座代工厂需要大约4年时间，这涉及到产能规划。像苹果、英伟达这样的无厂芯片设计公司（fabless），肯定会提前提交订单预测。”

吴梓豪还透露，从fabless的角度来看，不仅要提前流片，研发阶段也要与晶圆厂提供的平台和技术对接，这些都是需求信息的来源。

此外，晶圆代工协议中的产能预测条款，也要求客户向晶圆厂提供合理的订单预测，以便代工厂进行产能调度，这也在一定程度上反映了fabless的需求状态。

TrendForce的数据显示，包括苹果、AMD、英伟达、联发科等在内的科技巨头，都已经预定了台积电的2纳米产能。其中，苹果以25.18%的营收贡献，成为台积电的头号客户。

联发科已经率先公布了量产时间。根据手机厂商的发布会安排，苹果极有可能率先拿到台积电的2纳米产能。AMD则在今年4月台积电刚释放产能时就宣布，将在代号为“Venice”的下一代霄龙数据中心处理器上采用2纳米工艺。

对于英伟达而言，Rubin已经采用3纳米制程，Rubin Ultra更是四颗GPU Die合封，封装尺寸无法再进一步扩大，因此导入2纳米工艺势在必行。

一位业内人士透露，比特大陆也是台积电2纳米工艺的客户，甚至有可能成为全球首发台积电2纳米芯片的fabless。“矿机ASIC相对容易制造，率先导入新节点可以进行技术练兵，比特大陆有可能赶在今年下半年出货。”

相比台积电，关于三星2纳米客户的信息相对较少。除了自家Exynos 2600会争夺“全球首颗2纳米芯片”的头衔外，业内传闻高通有可能在2纳米节点上重回三星的怀抱。

客户需求史无前例的激增，归根结底还是源于3纳米到2纳米的跨越式性能提升。

台积电早期披露的N2节点参数显示，相比第一代N3E，晶体管密度增加15％，同等功耗下性能提升10%-15％，同等性能下功耗降低25-30％。

联发科“抢跑”2纳米的新闻稿，也基本佐证了上述数据的合理性：台积电的增强版2纳米制程技术与现有的N3E制程相比，逻辑密度增加1.2倍，在相同功耗下性能提升高达18%，在相同速度下功耗降低约36%。

简而言之，2纳米带来的性能提升，让主要的fabless都跃跃欲试，但各大厂商的量产时间基本都集中在2026年。

台积电“掉链子”：2025旗舰机无缘2纳米

2025年旗舰手机无法搭载2纳米芯片，根本原因还是台积电的节奏未能完全匹配市场需求。

按照台积电的规划，2纳米原定于2025年年中实现量产，目前的进度仍在预期范围内。但对于手机客户而言，如果想在2025年量产2纳米芯片，所剩的时间窗口实在太短。

“从流片到回片需要几个月时间，回片后再进行功能、性能调试，通常性能调试需要耗费数月，”一位芯片设计从业者指出。

这意味着，即使像苹果这样的大客户在2024年底完成A20芯片的流片和测试，也要等到今年6月份才能投片量产，根本无法赶上iPhone 17的备货节奏。毕竟，富士康的组装线也需要时间运转。

良率，也是手机厂商今年不追2纳米的另一个重要因素。尽管其影响不及量产节奏，但不同fabless的敏感程度也存在差异。

在3纳米节点上，早期良率仅有60%左右，后期N3E和N3P才逐步爬升至80%以上。2纳米节点同样会经历类似的爬坡过程。

“（2纳米）产品导入的良率可能超过70%，并逐步爬升，预计明年能达到80%的水平，”前述业内人士预测。

早期良率低，价格自然也相对较高。那些对价格敏感的客户，会将量产计划推迟到良率提升之后，并采用“晶圆交付”模式，否则量产越多，亏损就越多。

但价格因素并非绝对的阻碍。

以苹果为例，其与台积电签订的是“成品交付”协议，只为良品芯片付费。只要不是极低的良率，价格就不会成为决定性因素。

但天风证券分析师郭明錤对此持有不同看法。他认为，苹果虽然采购成品芯片，但采购成本实际上已经包含了不良芯片的成本。

“最好的证据是，新款iPhone使用的新处理器成本每年都在大幅增加，今年的A17也不例外，”郭明錤表示。

晶圆代工战：一场没有硝烟的角逐

全球各大晶圆厂都在积极攻关2纳米量产，虽然在节点命名上略有差异（如N2、20A、SF2、2纳米等），但都“默契”地采用了全新的GAA晶体管架构，并在后续迭代中不约而同地规划采用背面供电技术。

所谓背面供电，是指将电源连线和信号连线分开，转移至集成电路背面，从而降低电阻、提升晶体管密度，并最终提高性能。

从量产节奏来看，三星、台积电等基本都在按照时间表推进。反而是原本最激进的英特尔，计划在2024年底就开放2纳米产能，但由于技术挑战、管理层变动等多重因素，最终取消了2纳米（20A）工艺，18A（1.8纳米）短期内不接外部新单，全力冲刺14A（1.4纳米）工艺。

产能方面，TrendForce透露，明年台积电预计将有四座2纳米晶圆厂满负荷运转，总月产能将达到6万片晶圆。

前述业内人士则表示，“新竹科学园的Fab 20月产能至少6万片，高雄的Fab 22预计月产能3万片，明年2纳米月产能至少9万片-12万片。”

至于三星的产能，4月份TrendForce曾援引首尔经济日报的数据称，其2纳米月产能为7000片晶圆。

2025年是2纳米开产能的关键一年，但这场晶圆代工战可以追溯到数年前。

早在2021年10月，三星就在年度代工大会上宣布启动2纳米研发，并公布了相关的时间表和技术路线。台积电则更早，于2019年6月对外官宣进入研发阶段，并在全球技术论坛上透露，计划建立一条全新的2纳米研发线，投入超过8000名工程师。

总体而言，主流晶圆厂2纳米节点的研发用时在4-6年之间。在此期间，晶圆厂每年在研发上的资本支出普遍超过10亿美元，台积电在2022年更是冲到了36亿美元。

巨额的研发投入不仅体现在技术方案上，也体现在对研发设备的争夺上，最典型的就是对ASML高数值孔径（High NA）EUV的争抢。

2022年，三星通过李在镕访问ASML，试图争夺先进光刻机设备。但最终，全球首台单价接近4亿美元的高数值孔径EUV于2023年底被英特尔拿下，2024年英特尔再度接收了一台同型号光刻机。

相比英特尔和三星，台积电在最顶尖设备的争夺上表现得较为保守。魏哲家曾在2024年访问过ASML，传闻获得了ASML的“搭售优惠套餐”，即高数值孔径EUV价格优惠，但要搭售部分老型号。

台积电研发副总张晓强多次表态，高数值孔径EUV过于昂贵，“只要我们继续找到替代方案，就没有必要使用这台昂贵的设备。”

摩尔定律已死？技术创新永不止步

近年来，关于“摩尔定律已死”的讨论甚嚣尘上。

摩尔定律源于英特尔已故创始人戈登·摩尔。1965年，摩尔在《电子学》杂志发表文章，预言半导体芯片上集成的晶体管和电阻数量将每年增加一倍。10年后，摩尔修正了自己的观点，将“每年增加一倍”改为“每两年增加一倍”。

此后的半个世纪，晶体管数量都遵循着摩尔定律。直到7纳米节点开始，时间周期从24个月延长到30个月。

7纳米、5纳米、3纳米和2纳米的量产时间分别为2018年、2020年、2023年和2025年，平均都在30-36个月之间。业内普遍认为，未来1纳米及更小节点，周期很可能会延长到40个月以上。

节奏的放缓，直接导致fabless的多代产品停留在同一个大节点上。

以苹果的A系列芯片为例，过去基本上两年迭代一个节点，例如A14和A15都采用5纳米工艺。但A17 Pro、A18和A19，却在3纳米节点停留了三年。

那么，接下来在2纳米制程上，又会停留多久呢？

按照台积电的规划，2纳米节点将有N2、N2P、N2X和升级版的A16（1.6纳米）四个迭代，算上第二代GAA架构的A14（1.4纳米）工艺，分别对应苹果的A20、A21、A22和A23四代芯片。然后，预计在2030年导入1纳米工艺，量产A24系列芯片。

这意味着，从现在开始算起，从2纳米时代跨越到1纳米时代，至少还需要等待5年时间。

当然，节点升级主要对应的是名称和线宽的升级，并不意味着晶体管数量不会提升。例如，3纳米节点本身就经历了多次迭代，从N3、N3E到N3P等，每一代的晶体管数量都有显著提升。

TechNews此前曾做过统计，相比于N3，N3E在同等性能下功耗降低32%，在同等功耗下性能提升15%。N3P相比于N3E，在同等性能下功耗下降5%-10%，在同等功耗下性能提升5%。由此可以大致推算，在同等性能下，N3P的功耗比N3降低约20%-27%，在同等功耗下，N3P的性能比N3提升约26%-36%。

从这个角度来看，摩尔定律依然有效。

可以确定的是，未来晶体管的数量将会不断提升，只是这种提升不仅依赖于工艺制程的演进，也会更加依赖材料和封装技术的创新。

2024年4月，前台积电董事长刘德音和台积电首席科学家黄汉森共同署名发表了一篇题为《我们将如何打造1万亿晶体管的GPU》的文章，其中有一句话发人深省：

“过去50年来，半导体技术的发展就像行走在隧道中。前方道路清晰，因为有一条明确的道路。每个人都知道该做什么：缩小晶体管。现在，我们已经到达隧道的尽头。从这里开始，半导体技术将变得更加难以发展。然而，在隧道之外，还有更多的可能性。我们不再受过去的束缚。”

这句话或许预示着，摩尔定律正在以一种新的形式延续，半导体技术的未来，将更加多元和充满想象力。

来源：我只此一个