摘要：在数字经济时代，人工智能、高性能计算、大数据、物联网和自动驾驶等新兴产业的迅猛发展对计算能力提出了极高的需求。然而，随着先进制程逐渐逼近物理极限，摩尔定律的发展速度显著放缓，传统的引线键合技术已难以满足数字经济对高算力芯片的需求。在此背景下，三维集成技术作为一

面向高密度互连的混合键合技术研究进展

白玉斐，戚晓芸，牛帆帆，康秋实，杨佳，王晨曦

(哈尔滨工业大学材料结构精密焊接与连接全国重点实验室)

摘 要：

在数字经济时代，人工智能、高性能计算、大数据、物联网和自动驾驶等新兴产业的迅猛发展对计算能力提出了极高的需求。然而，随着先进制程逐渐逼近物理极限，摩尔定律的发展速度显著放缓，传统的引线键合技术已难以满足数字经济对高算力芯片的需求。在此背景下，三维集成技术作为一种革命性的解决方案应运而生。混合键合作为三维集成技术的基石，通过金属层和金属层、介电层和介电层的直接键合，实现了无凸点的高密度互连。与传统键合技术相比，混合键合不仅能够实现亚微米甚至纳米级的互连间距，还显著降低了信号延迟与功耗，提升了芯片的带宽与容量，为高性能芯片的实现提供了关键支持。在后摩尔时代，混合键合被视为先进封装的核心发展方向，可实现窄间距、高密度、小尺寸的互连结构，满足新兴应用场景对芯片性能的苛刻要求。本文系统介绍了面向高密度互连的混合键合技术，重点总结了其所采用的新型金属钝化层等关键材料以及核心工艺，深入论述了混合键合技术在高带宽内存等领域的应用现状及发展趋势，旨在为先进封装技术的持续创新与发展提供参考与思路。

0 引言

1936 年保罗 爱斯勒发明了世界上第一块印刷电路板（PCB），开启了电气互连平面工艺的时代。1947 年，第一枚晶体管在贝尔实验室诞生，标志着半导体产业的兴起与信息时代的开启。1958 年，基尔比发明了第一块集成电路，诺伊斯开发了平面工艺的集成电路，这使得半导体产业从发明阶段迈入商业化阶段[1-3]。在摩尔定律这一“黄金标准”的指导下，集成电路行业蓬勃发展。然而，随着先进制程的持续推进，晶体管尺寸不断缩小，短沟道效应导致的发热等问题愈发突出，系统级芯片的开发成本呈爆炸性增长。基于冯·诺伊曼架构的摩尔定律正逐渐接近物理极限[4]。与此同时，人工智能（AI）、可穿戴设备、高性能计算（HPC）、自动驾驶、物联网（IoT）、大数据等新兴领域的快速发展，对封装技术提出了更高的要求，推动封装朝着高速信号传输、堆叠化、小型化、低成本、高可靠性、散热优化和高集成度等方向演进[5]。然而，传统封装技术因布线长度、功耗高、尺寸大等局限性，已难以满足大算力芯片的需求[6]。根据国际半导体技术发展路线图，集成电路的未来发展有两条主要方向：一是延续摩尔定律，通过缩小晶体管临界尺寸来提升电路性能并降低功耗；二是超越摩尔定律（More Than Moore），向多功能化方向延展[7]。在此背景下，先进封装技术成为学术界和产业界的焦点，半导体行业正式迈入后摩尔时代。先进封装技术通过省略传统引线连接，利用凸块和中间层等更高效的方式实现芯片的功能互连，从而提升系统功能密度、缩短互连长度并实现系统重构[8-10]。

三维集成被视为实现超越摩尔定律的重要应用方向，涵盖 3D IC 封装、3D IC 集成和 3D Si集成三大技术[11]。3D IC 集成主要通过微凸块和硅通孔（TSV）技术实现芯片间互连，将焊点间距缩小至 40 μm 以下。然而，随着互连尺寸的进一步缩减，3D IC 集成面临底胶分布不均以及回流过程中钎料熔化等技术难题。相比之下，基于晶圆直接键合的无凸点 3D Si 集成技术突破了10 μm 互连节距的瓶颈，为实现高密度、低延迟互连提供了革命性解决方案[12]。混合键合作为3D Si 集成的核心方法，通过金属与金属的直接键合实现电学连接，同时通过介电层与介电层的键合提供机械支撑，从而实现高密度、高性能互连，显著降低芯片延迟与功耗，支持超精细间距的堆叠与封装，推动三维集成技术的发展[13-18]。混合键合技术，即直接键合互连技术(DBI®)，由美国 Ziptronix 公司率先公开发表。该技术通过对晶圆表面进行活化处理，实现了低温晶圆直接键合，无需底充胶，可以实现更高密度的互连。混合键合在所有先进封装技术中可以提供最高密度的垂直互连，被认为是未来实现高算力、高带宽、低延迟、低功耗芯片的关键技术[19-20]。本文围绕混合键合技术，从其所采用的新型金属钝化层材料、核心工艺与基本原理等方面展开综述，并重点介绍其在高带宽内存（HBM）等领域的研究现状及应用，同时展望其未来发展趋势，以期为先进封装技术的持续创新提供参考与思路。

1 混合键合工艺

混合键合技术是一种能够在同一平面内同时实现金属与介电层键合的先进互连技术，其核心原理是通过化学处理和等离子体活化对晶圆表面进行改性，在室温下完成预键合，随后通过高温退火促进金属焊盘的膨胀接触及金属晶粒的生长，同时增强介电材料的键合强度，具体流程如图1（a）所示[9,21-22]。混合键合技术中的金属通常是指 Cu，介电材料则包括 SiO2 和有机聚合物聚酰亚胺（PI）等。在混合键合过程中，表面粗糙度需要达到极低水平（均方根粗糙度

1.1 Cu 混合键合

Cu 是混合键合中一种流行的金属材料，其电阻率为 1.72 μΩ·cm，导热系数为 401 W/(m·K)，从而获得高导电性和导热性。铜在混合键合封装中的广泛应用可归因于其低电阻和卓越的散热性能。因此，铜已成为集成电路中的主要金属互连材料[24-26]。

DBI 技术采用 Cu 作为实现电气连接的金属，而 SiO2 作为介电材料。哈尔滨工业大学的研究人员通过两步协同活化工艺，即 Ar/H2 等离子体活化后再进行柠檬酸处理，在 200 ℃退火后实现了高强度混合键合[25]。Cu/Cu、SiO2/SiO2 和 Cu/SiO2 的键合强度分别达到 21 MPa、7 MPa 和 9MPa。研究人员发现用等离子体处理后，Si-C 键的结合能最低，SiCN 具备优于 SiO2 的键合能，SiCN 被认为是混合键合的潜在电介质[27]。比利时微电子研究中心（IMEC）使用新型 Cu/SiCN CMP 工艺进行低温 SiCN 到 SiCN 介电键合，在间距尺寸为 1.44 μm 的 300 mm 晶圆上获得了出色的电气和良率结果。而后他们进一步设计不同的纳米焊盘结构，成功制备了具备优越电性能的1.08 μm 间距的 Cu/SiCN 混合键合[28]。

对于有机介质而言，为减少由于芯片和中介层之间的 CTE 不同而导致严重的翘曲问题，则使用低 CTE 的聚合物如苯并环丁烯（BCB）、聚酰亚胺（PI）、环烯烃聚合物（CoP）等作为介质层材料。PI 是一种含有酰亚胺环的聚合物，具有优异的电绝缘性、机械性能和化学惰性，成本低，是混合键合的绝佳介电候选者。在 250 ℃和 5 MPa 下永久粘合 20 分钟，得到了 Cu/PI 键合界面，如图 2 所示，键合界面致密、连续、无裂缝产生，界面性能良好[29]。东京大学的研究人员提出了一种表面活化键合技术，即使用甲酸气相活化键合表面，在 200 ℃的温度下获得高质量的 Cu-Cu 键合，获得了 Cu-Cu 高结合强度（>100 MPa）和 COP-COP 结合强度（>6 MPa）。该技术可用于改善 200 ℃以下的铜/粘合剂混合键合，热应力小，吞吐量高，成本低[30]。但是聚合物电介质存在键合或固化阶段容易滑动的问题，进而导致键合结构错位，键合强度降低。

1.2 纳米孪晶 Cu 混合键合

纳米晶铜（NC-Cu）由直径小于 100 nm 的等轴晶粒组成。NC-Cu 的细晶粒包含大面积的晶界，可以作为键合过程中原子运动的扩散路径，储存高晶界能，在键合和退火过程中充当界面消除的驱动力，促进晶粒生长，形成牢固的接头。He 等[31]探索了减小纳米孪晶铜（NC）中的晶粒尺寸和控制杂质浓度对低温下晶粒的大量生长的影响，提出了一种在正常粗晶（CG）层之上具有 NC-Cu 层的双层（DL）结构，促进 NC-Cu 在低温下充分晶粒生长，有效消除 Cu 种子层附近空隙或杂质聚集的不利影响，在 200 ℃/5 min 或 100 ℃/60 min 的低热预算下实现了直接的 Cu-Cu键合。这种粘合方法具有良好的机械性能，抗拉强度超过 600 MPa。这种低热预算和卓越键合质量的键合为先进封装应用提供了一种有广阔发展前景的工艺，可以降低键合温度并提高批量生产的吞吐量。当样品在 100 ℃下退火 10 min 时，NC 层很容易生长并与 NC 和 CG 层之间界面处的CG 晶粒合并，如图 3 所示（晶体突起用黄色虚线表示）。所有的键合实验都表明完全键合处具有明显的锯齿形交叉界面。当在 100 ℃/20 MPa/30 min 条件下进行 Cu-Cu 键合时，虽然可以实现键合，但在 NC 和 CG 层之间的界面处可以观察到一些未生长的 NC-Cu 区域（EBSD 无法分析的黑色区域）。当在 100 ℃下将退火时间延长至 60 min 时，可以实现足够的晶粒生长。

而具有(111)择优取向的纳米孪晶铜（NT-Cu）则具有较高的表面扩散率和较低的氧化率，与粗粒 Cu 相比，具备较好抗电迁移能力[32-33]。(111)方向的快速扩散率和晶界自扩散均具有较低的扩散活化能，其平面的表面扩散系数比其他表面快 3-4 个数量级。高温可能导致高热应力，并可能损坏热敏感设备，而 NT-Cu 进行混合键合的退火温度比 Cu 降低了约 30 ℃[34]。因此，NT-Cu被认为是在低温下 Cu 键合的新兴候选材料，可应用于先进封装技术中的铜互连。

台湾阳明交通大学的研究人员通过 Ar 等离子体对 NT-Cu 和 SiO2 表面改性，降低了其键合温度，在 150 ℃下实现了低温 Cu/SiO2 混合键合，获得了 35 MPa 的键合强度[35-36]。台湾工业技术研究院的研究人员在 200 ℃下未施加键合压力制备了 2.5 μm 细间距 NNT-Cu/SiCN-to-SiO2 混合键合结构，提高了集成密度并促进了 SoC 高内存带宽的集成[37]。He 等[38]采用低固化温度 PI和晶粒取向(111)的 NT-Cu 进行混合键合，其混合键合样品具有高键合强度（≥ 30 MPa）和优异的电气性能（低接触电阻 31.2 MPa）[39]。台湾工业技术研究院的研究人员在 250 ℃下热压 1 h 实现了晶圆级 NT-Cu 和 BCB 粘合剂混合键合，平均剪切强度大于 24 MPa[40]。但是 NT-Cu 通常是通过在电镀液中添加或过量添加添加剂来制造的，这会导致更高的共沉积杂质水平。杂质聚集和富集可能导致空隙形成和未生长的晶粒，从而引发电迁移等可靠性问题，NT-Cu/介质材料混合键合如图 4 所示。

2 混合键合工艺方法

Cu 互连包括热压键合和混合键合，具备高导电性、高导热性、更高的键合强度和更稳定的电气性能等优势。热压键合在高温（~ 400 ℃）和较高压力下促使原子扩散实现键合，但是键合温度过高会引发几个重大问题，包括内应力、金属分层、CTE 不匹配和性能退化等。通过低温混合键合，可以有效地集成各种热敏器件，实现高密度互连。因此业界目前将目光集中在低温混合键合工艺上[40]。

尽管 Cu-Cu 键合具有优点，但 Cu 很容易被环境氧气氧化，有 Cu2O 和 CuO 的形成，显著增加 Cu 表面电阻率并降低了键合质量，这仍然是混合键合的重要瓶颈。为此，研究人员开展了大量研究，包括化学清洗工艺、超高真空表面活化工艺、等离子活化工艺和金属钝化工艺[41]。研究人员分析和比较了一些酸对 Cu-Cu 键合的影响，预处理包括柠檬酸、盐酸、乙酸和硫酸，发现硫酸、柠檬酸和盐酸都具有较好的清洁强度，而乙酸的清洁能力相对较差[42]。在超高真空环境中的表面活化键合（SAB）工艺中，利用氩快速原子束来活化键合表面，在铜表面之间形成化学键，从而促进室温下的 Cu-Cu 键合。该方法不强烈依赖于 Cu 晶粒扩散或生长，可以避免热相关问题（如热应力、热膨胀和膨胀引起的键合错位）等。Suga 等[43]通过在室温下利用 SAB 进行Cu-Cu 直接键合，成功地实现了超细间距无凸点互连，他们通过实现 Cu 无凸点结构来互连减薄的闪存芯片和中介层。SAB 对无机介质材料 SiO2-SiO2 直接键合方面的促进作用效果较小，且超高真空工艺成本较高，等离子体的轰击作用可能会影响键合界面的可靠性，因此这种方法尚未被广泛用于大规模生产。等离子体是一种由自由电子和带电离子为主要成分的第四态。等离子体活化键合是一种通过暴露待连接的材料表面于等离子体环境中，使材料表面发生化学活化或改变表面能，从而提高材料表面的反应性和键合能力。这一过程通常会在真空环境下进行，利用电极间高频电场电离气体（如氧气、氮气、氩气等），生成高能粒子（如离子、自由基和紫外光等），这些粒子会与材料表面发生反应，从而改善表面化学性质，可以去除晶圆表面污染，增强晶圆表面亲水性，有利于提高晶圆键合性能。哈尔滨工业大学的研究人员提出了共羟基化的 Cu/SiO2 混合键合方法，即对其表面进行活化，在 200 ℃和 2.5 MPa 的键合压力下完成 30 min 的混合键合[44]。同一小组还进一步探索了 Ar/O2 等离子体和氨水处理对表面的影响，在 200 ℃、5 MPa 的键合压力下实现 30 min 的键合，Cu-Cu 表面的最大结合强度为 21.4 MPa[45]。

表面沉积一层抗氧化金属钝化层可以使 Cu-Cu 键合在低于 200 ℃的温度下进行，金属钝化层可以阻碍 Cu 与 O2 接触，减少 Cu 氧化。钝化层辅助键合工艺原理如下，在外力作用下，金属钝化层表面互相接触，而后随着键合温度的升高，Cu 原子通过钝化层扩散到键合界面的未键合区域，用 Cu 填充钝化层之间的空隙。热压和退火过程中键合界面处的非晶态 Cu 和多晶都发生再结晶，进一步提高了键合质量和强度。Hsu 等[46]使用带有 Cu 重布线层和大马士革图案的区域选择性金属钝化实现混合键合，再在 180 ℃低温下成功实现了 Ag 钝化层辅助的 Cu/SiO2 混合键合，对这些结构的电气测量进一步证明了出色的粘合质量，比接触电阻主要在 2.5×10−7 Ω·cm2。Hong 等[47]通过降低 PVD 溅射参数的功率密度以提供更小的 Ag 晶粒尺寸，获得超薄团簇 Ag 钝化层，可以在 70 ℃下实现 Cu-Cu 低温键合，键合质量较高。而后在 120 ℃下实现了 Cu/SiO2混合键合，具备较高的机械强度和可靠性，经过电学性能测试和可靠性实验发现其具备良好的抗电迁移性能，如图 5 所示。

Hsu 等[48]还对 Au 钝化层辅助键合工艺进行探索，发现在 200 ℃ Cu/SiO2 混合键合结构具有良好的键合质量，在键合界面处未观察到明显的间隙或空隙，包括 Au 钝化的 Cu-Cu 键合和氧化物-氧化物键合，如图 6 所示。此外，还有 Lee 等[49]对比了 Au 和 Ag 钝化层对使用 Cu/SiO2 键合效果的影响，将 Au 和 Ag 纳米级沉积在 Cu 上，作为保护层以防止 Cu 氧化并实现低温 Cu 键合。Au 沉积在约 12 nm 处，Ag 沉积在约 15 nm 处，Cu 键合在 180 ℃下进行 30 min，然后在 200 ℃下进行退火处理 1 h。发现 Au 和 Ag 辅助混合键合的样品的平均剪切强度分别为 5.4 MPa 和 6.6MPa。

金属钴（Co）被认为是一种有潜力的钝化层，因为它在亚微米尺度上具有出色的导电性，并且对尺寸散射效应的敏感性较低，且 Co 表现出抗电迁移性能，具备约 1500 ℃的高熔点，对铜有很强的附着力。哈尔滨工业大学的研究人员开发了一种无残留且氧化最小化的钝化层辅助铜混合键合工艺，如图 7 所示，通过 Ar、NH3 和 H2O 三元等离子体活化在 200 ℃时有效实现了钝化层辅助键合，验证了三元等离子体活化促进了 Co-Co 界面之间紧密且无缺陷的键合[50]。三元等离子体活化通过离子轰击实现污染物的分解和表面光滑，提供了原子接触条件。Ar 气体放电则降低了原子运动的障碍，电子和部分终止基团（如羟基和胺）的电离促进了金属键合。三元等离子体活化后的界面电阻率可以降低大约一个数量级，此外，实现了几乎 100%的面积和高键合强度。

3 混合键合工艺的应用和发展

随着人工智能领域和数字经济的飞速发展，超高性能计算的需求日益显著。海量数据集的生成量迅速增加，推动对高密度、高算力芯片需求的持续增长。为更高效地处理大规模数据，行业

将重点聚焦于在标准封装尺寸内提高芯片的 I/O 密度和集成度。然而，传统互连结构的芯片带宽

受到限制，难以满足高密度互连的要求。为提升互连密度和性能，互连直径和间距的不断缩小成

为必然趋势，这不仅可以减少芯片占用面积，还能降低应力，从而避免对器件性能的影响，如图8 所示。3D IC 封装技术是一种将多个芯片在垂直方向上堆叠并集成到单个封装中的技术，包括引线键合技术等。其已经较为成熟地实现多层封装体及芯片堆叠，目前在电子器件中占据主导地位，但是传统的 3D IC 封装技术的互连间距超过 130 μm，远不能满足现阶段的大算力需求。利用硅通孔和微凸点结构，3D IC 集成技术可以进一步缩短互连间距，使其降至 40 μm 以下。硅通孔技术使得高密度层间垂直互连成为可能，标志着真正意义上的高密度 3D 封装时代的到来。为满足高性能计算、人工智能和 5G 通信等领域对高密度互连的需求，混合键合技术诞生了，使Cu 互连间距降低至 10 μm，对芯片集成带来了革命性变化。混合键合技术的兴盛为实现亚微米级甚至更低的间距奠定了坚实基础。根据异构集成技术路线图，互连间距的缩小是键合技术发展的重要趋势，Cu 互连间距正迈向亚微米级别，推动更高密度的互连和芯片小型化[51]。

从 10 μm 到如今 0.4 μm 的互连间距，混合键合技术取得了显著进步[52-53]。Shigetou 等[54]利用 SAB 方法在 11 MPa 压力下实现了间距为 10 μm 的 Cu/SiO2 混合键合。Kagawa 等[55-57]相继实现了 4 μm、1 μm 和 0.4 μm 细间距晶圆级 Cu-Cu 混合键合，展现出优异的可靠性与电气性能，如图 9(a)所示。此外，通过大马士革工艺序列制造了 0.5 μm 间距的 Cu/电介质混合键合，在 350 ℃的高温下退火 2 小时，有效提高了介电键合强度，并实现 Cu-Cu 互连[58]。Kim 等[59]针对 0.5 μm焊盘间距的 SiCN 键合界面，开发了 300 mm 晶圆级混合键合技术，通过室温键合后再在 350 ℃退火以实现 Cu 的膨胀与扩散，最终形成无间隙的 Cu-Cu 键合，获得了高良率的电气性能。

混合键合技术已在异构集成、CMOS 图像传感器、汽车电子、5G 通信、人工智能以及高性能计算等领域得到广泛应用。它在提升集成度、优化性能与成本、增强系统能力以及降低能耗方面发挥了至关重要的作用。由于其具备高互连密度、更高的速度与功率效率、更宽的带宽以及更优的热管理等特点，混合键合技术被认为是推动半导体行业发展的关键驱动力，随着技术的不断成熟，其应用前景更加广阔。动态随机存取存储器（DRAM）是计算机及其他电子系统中广泛使用的半导体存储器，其以快速数据访问速度和易失性特点而著称。然而，基于冯·诺依曼架构的传统计算模式，由于数据移动的延迟限制，导致系统性能下降。为解决这一问题，3D DRAM 技术通过垂直堆叠存储单元，实现单位面积存储容量的三倍增长，并利用硅通孔（TSV）技术显著降低泄漏与串扰风险，从而发展出高带宽内存（HBM）。HBM 作为缓解这些数据移动瓶颈的潜在解决方案受到了极大的关注[60]。凭借其高带宽，HBM 能够同时传输大量数据和快速处理，使其成为需要高性能计算能力的行业的焦点。此外，HBM 在推进高性能计算方面具有巨大潜力，并已成为高性能计算工作负载的首选内存解决方案，在紧凑的大容量安装空间内提供无与伦比的内存带宽，在小空间内实现了低延迟功耗高带宽高容量[61-63]。

混合键合技术是实现 HBM 性能提升的关键。美国 AMD 公司在其 3D V-Cache 架构中使用了混合键合技术，将 SRAM 芯片按顺序堆叠在内核芯片上[64]。这种方法与基于 36 μm 间距微凸点的传统架构相比，实现了三倍以上的互连能效、16 倍的互连密度、更优的信号完整性/电源完整性、更低的 TSV 密度，以及更低的接触电容和电感。图 10 显示了 AMD 的 3D V-cache 处理器的 Cu-Cu 无凸点混合键合技术。

此外，混合键合技术在 16H 多堆叠 HBM 内存的制造中展现出显著优势。对于制造 16H 多堆栈 HBM 内存技术，如图 11 所示，研究人员将热压键合（TCB）和混合键合技术进行比较[65]。热压键合是利用热量和压力通过直接机械压缩将材料（通常是金属或金属化表面）连接在一起。该技术依赖于被连接材料的热机械性能，例如它们在热和压力下软化、流动或变形的能力，从而形成界面键合。热压键合是微凸点技术中常用的连接方法之一。在热压键合过程中，微凸点材料的软化或扩散特性使它们能够在适当的压力和温度下流动，实现初始化的连接。通过对微凸点施加适当的温度（通常为 250~400 ℃）和压力，金属材料发生扩散或形成金属间化合物，从而实现电气和机械连接[13,19]。基于倒装芯片 TCB 焊料回流法的 16H 多堆栈，传统的键合结构由焊点和接头间隙处的间隙填充材料组成，芯片之间存在接缝间隙。基于混合键合方法的 16H 多堆栈。混合键合技术只需使用铜焊盘和氧化层即可实现互连，而没有间隙，总封装厚度比 TCB 焊料凸块倒装芯片的封装要小。混合键合技术克服传统的热压键合限制，可以显著降低堆叠垂直尺寸，成为 16 层或 20 层堆叠高度的唯一可行选择。

HBM 自 2014 年推出以来，呈现出向更高带宽、更大容量的发展趋势，旨在满足高性能计算和人工智能等对高性能、高容量、低延迟内存日益增长的需求。随着 HBM2、HBM2E、HBM3等新一代产品以及最近开始的 HBM3E 的量产，带宽和容量要求不断提高，如图 12 所示。第一代 HBM1 具有四个堆叠层，速度比当时最快的图形 DRAM 产品 GDDR5 快四倍多，同时功耗降低了 40%。此外，第一台 HBM 通过芯片堆叠大大缩小了产品面积。第三代 HBM3 由 12 层 DRAM组成，通过 Cu-TSV 和焊接微凸块互连，传输速度最高可达 819 GB/s，16 GB 内存。2024 年 3月，SK 海力士率先大规模生产和供应 HBM3E，这是第五代 HBM，提供业界最高水平的性能，它每秒可以处理超过 1.18 TB 的数据。与上一代 HBM3 相比，其速度提高了 1.4 倍，容量提高了1.5 倍。然而，由于 DRAM 单元的基本物理特性不变，保持这些提高的内存传输速度变得越来越具有挑战性。展望未来，SK 海力士正在开发第六代 HBM（HBM4），计划在 2026 年量产。HBM4通过垂直堆叠 16 层 DRAM，并采用更宽的 2048 位内存接口，预计将带来更高的性能和技术创新，而混合键合技术无疑将是其中的核心支撑[66-68]。

4 结束语

人工智能、物联网等领域的快速发展离不开强大的计算能力支持，而高密度、低功耗芯片已成为大数据处理的关键基石。在此背景下，高算力芯片的研发备受关注。混合键合技术的诞生与发展极大推动了器件的集成化，实现了高集成度、高传输效率、低延迟等性能的突破。随着芯片集成度的不断提高，混合键合技术在集成电路领域展现出巨大的应用潜力。本文重点介绍了混合键合技术的基本工艺及发展前景。混合键合技术通过化学清洗、超高真空表面活化、等离子体表面活化处理及金属钝化层辅助键合等方法，有效去除金属表面氧化物，增强键合界面的亲水性，从而提高键合性能。随着技术的不断演进，混合键合实现了亚微米级互连尺寸，使更小、更高密度的互连结构成为可能，同时显著降低功耗，进一步推动了集成电路技术的发展，为高算力需求提供了重要支撑。然而，混合键合技术的推广与应用仍面临诸多挑战。混合键合技术对键合平面平坦度和粗糙度的控制要求较高，这通常通过 CMP 工艺实现。但是 CMP 工艺的复杂性和成本较高，且可能引入划痕或颗粒污染，增加了后续工艺难度。此外，目前许多材料体系难以实现大规模量产，亟需构建完善的工艺流程。随着互连尺寸的进一步缩小，混合键合还需应对缺陷控制、对准精度、热稳定性、晶圆翘曲、电迁移、材料兼容性及工艺吞吐量等技术难题。同时，当前混合键合的核心工艺与设备主要被国际知名半导体公司垄断，我国在高密度互连混合键合的规模化自主化生产方面尚存不足。因此，我国应大力发展混合键合技术，从工艺开发到设备制造展开系统性研究，以突破现有技术瓶颈，推进先进封装技术的发展与应用，为满足未来人工智能、物联网等领域对高算力芯片的需求提供有力支撑。

来源：半导体封装工程师之家一点号