摘要：Roadmap：逻辑芯片追求性能与能效的提升，依赖先进制程（如3nm、2nm）和新架构（如GAA、3D IC）。

Logic（逻辑芯片，如CPU/GPU）

发展路径：通过微型化（miniaturization） + 结构创新（structural changes）目标：降低每个晶体管的成本（cost per transistor）提高速度（higher speed）降低功耗（lower power consumption）

Roadmap：逻辑芯片追求性能与能效的提升，依赖先进制程（如3nm、2nm）和新架构（如GAA、3D IC）。

Nanosheet 截面图

DTCO/ STCO发力相关链接：logic on memory & Backside power delivery:DTCO之后是……STCO

NAND（闪存）

发展路径：通过高层堆叠（high stacking）目标：降低每比特成本（cost per bit）降低功耗提高速度

Roadmap：NAND 以3D堆叠为主攻方向，层数不断增加（eg. 200+/300+/1000+），以容量提升+成本下降为核心。

封装进入3D/2.5D异构集成。

DRAM（内存）

发展路径：通过微型化（miniaturization）结构创新（structural changes）目标：降低每比特成本提高速度

Roadmap：DRAM 仍在推进工艺节点缩小，1α→1β→1γ→1δ（≈10 nm→7 nm），依靠EUV/High-NA EUV、4F²单元、垂直沟道晶体管(VG)和CBA布线结构，把单片晶圆容量提升30%以上，挑战在于电容缩小与漏电控制。

3D DRAM，1T-1C翻转电容方案（三星VS-DRAM）；无电容2T-0C IGZO、浮体或铁电方案；类3D NAND的电荷陷阱/铁电层堆叠。

CIS（CMOS图像传感器）

发展路径：通过微型化 + 新结构/新材料目标：增加像素数量（more pixels）提高图像质量（greater image quality）降低每比特成本Roadmap：CIS 追求更高分辨率+更好成像质量，发展重点包括像素缩小、堆栈式结构、新光电材料等。

Logic/ DRAM/ NAND/ CIS 共同目标是“同样面积（或体积）内提供更便宜、更快速、更节能的晶体管或Bit”，而谁能率先把物理极限、封装极限和供应链极限推向下一个节点，谁将能在下一轮算力及数据爆炸的时代遥遥领先。

Report cover：

Reference:

1.Technology trends and TEL’s business opportunities

2.memory technology trends & outlook 3.SEMICON West 2022 IR Meeting / July 12, 2022

来源：卡比獸papa