摩尔定律为何“卡”在 5nm 之后？Nano/Fork sheet/CFET process flow

摘要：于是，行业开始“纵向”与“横向”同时创新：纵向：减少每颗晶体管占用的 Track Height，从 6T 降到 5T，甚至 4T。横向：把 NMOS 与 PMOS 塞得更近，缩小 N-P 间距。背部供电：把粗大的电源线“埋”进硅片内部，腾出布线空间。这些新架构

过去，我们靠“缩小晶体管尺寸”就能提升芯片性能。但进入 5nm 节点后，栅极与鳍片（Fin）间距逼近物理极限，继续缩小会导致：

电流控制变差（短沟道效应）功耗飙升制造变异增大，良率暴跌

于是，行业开始“纵向”与“横向”同时创新：纵向：减少每颗晶体管占用的 Track Height，从 6T 降到 5T，甚至 4T。横向：把 NMOS 与 PMOS 塞得更近，缩小 N-P 间距。背部供电：把粗大的电源线“埋”进硅片内部，腾出布线空间。这些新架构的共同点是——都依赖“超高选择比”清洗与刻蚀工艺，任何残留或损伤都会直接吃掉良率。

架构演进路线图

FinFET：已到极限

鳍片（Fin）越来越高、越来越薄、越来越挤。为了缩面积，只能“拆鳍”——从 2 根减到 1 根，导致驱动电流下降，性能缩水。

导致的结果就是 FinFET 无法同时满足“面积缩小”与“电流提升”。

Nanosheet

把 Fin 切成多层“纳米片”，栅极四面环绕（GAA）。Nanosheet 优势：最大有效宽度→驱动电流增大栅极环绕提高了短沟控制Device width 可变，设计灵活

Key process：用高选择比各向同性刻蚀把 SiGe 完全掏掉，留下 Si 纳米片，不能伤到Nanosheet。高蚀刻选择性和蚀刻后表面清洁是关键，片间 cavity 清洗必须零残留，否则后续外延长不好，栅极漏电飙升。Si/SiGe STI, inner spacer, channel release, WFM patterning.Nanosheet 中三大各向同性清洗难点：

Forksheet

在 Nanosheet 中间插入一道介电墙（Dielectric Wall），把 n 与 p 隔开。好处：N-P 间距从 16 nm 缩到 10 nm 以下，面积再省 20%。

Sheet Key Process Step绝缘体壁各向同性蚀刻用于 CMOS 外延和 WFM 的 HM 图案化以避免绝缘体壁损失新增清洗难点：介电墙本身只有 8–16 nm，需各向同性刻蚀开出墙槽，不能伤到相邻 SiGe。墙槽清洗后，还要保护墙不被后续外延、金属刻蚀吃掉，否则墙变薄，隔离失效。

CFET

CFET 把 NMOS 与 PMOS 直接叠起来分两种集成路线：单片式（Monolithic）：先做好底层 PFET，再在上面长顶层 NFET，一次流片。

顺序式（Sequential）：先做一层，再用晶圆键合把第二层贴上去，两张片。

清洗挑战：单片式：需在高深宽比“竖井”里做 CMP 与回刻，任何颗粒都会把上下层短接。顺序式：采用缩放后的键合氧化层厚度（约 30 纳米），CMP 必须全局平整，且零金属污染；一旦有 Cu 残留，键合空洞→漏电→死 die。

背部供电

为什么需要背部供电？

传统电源线占掉 M0–M2 大量宽度，导致信号布线拥塞。

把 Vss/Vdd 做成高纵深比金属条，直接制备在 STI（浅沟槽隔离）里，可省出 15% 面积。粗线埋下去后，IR Drop 同步改善，不用在 BEOL 再堆宽大金属。

Challenge

开槽刻蚀：深宽比 >10:1，需各向同性+各向异性组合刻蚀，槽壁要光滑，否则后续金属填充易夹缝。金属填充前清洗：任何金属残留都会扩散到源漏区，改变阈值电压。需无氧化、无腐蚀的“软”清洗，常用 HF 蒸气 + 去离子水脉冲，既去氧化层又保墙。CMP 后清洗：W 或 Co 填充后，需无划痕抛光 + 零腐蚀清洗；划痕会成为电迁移通道，导致电源线失效。新材料引入：Ru、Mo 电阻更低，但需开发无颗粒、无金属离子污染的专用清洗剂。

Summary

CMOS器件缩小的挑战

轨道高度（金属线数量/标准单元）缩小以补偿节距缩小的放缓每个器件的鳍数量减少N-P间距减少电源线宽度缩小

器件架构演变及其对表面准备和清洁的影响

Nanosheet：通过比FinFET更宽的器件宽度/面积实现单鳍架构SiGe和介质高选择性各向同性刻蚀对内侧间隔和通道释放是必要的。刻蚀后的清洁表面对于源漏外延和栅极堆叠很重要。Forksheet：介质墙比纳米片减少了N-P间距Forksheet 的介质墙各向同性选择性刻蚀是额外的步骤。后续模块（如源漏外延和远程栅极）中必须最小化介质墙的损失。CFET：与NS和FS相比，CMOS器件面积更小，N-P间距在垂直方向Monolithic：高纵横比沟槽的刻蚀后清洁。通过精确的CMP和刻蚀回退来控制垂直边缘的放置。Sequential：通过良好的CMP控制和清洁实现无缺陷的薄氧化物晶圆键合埋入式电源线：通过将高纵横比的线埋入STI/衬底中减少电源线面积必须进行适当的清洁，以在无污染问题的情况下集成BPR金属。需要为未来开发用于新低电阻/无阻挡金属（如 Mo 和 Ru）的CMP/ Clean。

Report cover：