摘要：模拟芯片设计和数字芯片设计不一样，数字设计靠 “代码” 就能搞定，用 Git、SVN 这些常见的版本管理工具就够了。

在中国模拟芯片行业，有款工具几乎垄断了市场。

一款名叫 SOS 的 IC 设计数据管理工具，由 Keysight 旗下子公司 Cliosoft 开发。

它不直接参与电路设计，也不管仿真调试，却默默管着整个芯片项目的数据、版本和团队协作流程。

据了解，目前中国超过 95% 的模拟芯片公司都在用 Cliosoft SOS。

模拟芯片设计和数字芯片设计不一样，数字设计靠 “代码” 就能搞定，用 Git、SVN 这些常见的版本管理工具就够了。

但模拟设计要处理的东西更复杂，电路图、版图、仿真结果、模型库、测试脚本，这些数据又大、格式又多，还得和 EDA 设计软件紧紧绑在一起。

这几年，随着 5nm、3nm 先进制程、3D 封装、Chiplet 架构的出现，一个芯片项目常常要几百人跨着时区一起干。

数据管理越来越难，版本乱了、数据丢了、协作乱套的问题经常发生，严重拖慢项目进度、影响质量。

这时候，单靠以前的老工具，根本撑不起整个研发流程。

Cliosoft SOS就是在这个情况下，成了支撑研发的 “隐形基础设施”。

以前，有些模拟芯片公司的设计数据，要么存在工程师个人电脑里，要么存在部门服务器上，甚至发在邮件附件里。

工程师各自保存、备份，版本乱掉是常有的事。

但SOS 建了个统一的数据中心，不管是电路图还是仿真结果，全放在一起管，版本和谁能看、谁能改都有明确规定。

而且，工程师不用换工具，在平时用的 EDA 软件（比如 Cadence Virtuoso、Keysight ADS）里，就能完成数据的上传、下载，也不用手动备份，人为出错的概率大大降低。

当然，SOS 不是唯一的这类数据管理工具。

市面上还有 ICManage 的 GDP、Perforce 旗下的 VersIC（以前是 Methodics 的产品）、达索的 DesignSync 等。

但这些工具要么和 EDA 软件适配不好，要么卖得太贵，更新慢，跟不上需求。

SOS 的优势之一，就是能和主流 EDA 软件兼容，像 Cadence Virtuoso、Keysight ADS、Synopsys Custom Compiler、Siemens Tanner 这些都能用，还能针对 16nm 以下的先进工艺不断优化。

比如 GDP，虽然和 Virtuoso 结合得紧，但数据内核跟不上新版本的 Perforce，用起来很卡；DesignSync 更新慢，对先进工艺支持不够，慢慢就没人用了。

这种和 EDA 软件深度适配的能力，让工程师平时用的时候几乎没感觉，就像研发流程里本来就该有这一步，不会觉得是额外的负担。

在芯片设计里，重复用已经做好的 IP 模块，能大大加快项目进度。

Cliosoft 的 SOS 不光管设计数据，还能全流程管 IP 模块，从 IP 发布、查找、对比，到调用和升级，都有统一的流程。

对想快速推进项目的芯片公司来说，这个功能太重要了。

同时，SOS 还能让项目进度 “看得见”。

项目负责人在平台上就能定好模块架构、分配任务，工程师传了什么内容，都会自动记录，版本也能查得到。

这种靠数据管理项目的方式，让进度有迹可循，研发质量也能随时盯着。

大型芯片设计项目动不动就要 6 个多月，这个功能的价值可不小。

最近几年，越来越多芯片公司开始 “多地协同” 搞开发。

北京、上海、深圳、成都，甚至美国硅谷的工程师一起干活，成了常态。

但跨地区同步数据，一直是拖慢效率的难题。

Cliosoft 的 SOS 专门针对这个问题，设计了智能缓存功能。

远程工程师调用过一个设计文件后，系统会把这个版本存在当地的站点里，后面再有人用，直接从本地局域网调就行，不用反复跨境传数据，也不会因为网络慢耽误事。

这个功能不光让跨地区团队协作更快，还能保证数据一致、访问稳定，在多个团队一起推进项目时，根本少不了它。

从 2000 年到 2024 年，全球做这类数据管理工具的公司不少，但在中国模拟芯片市场，Cliosoft 几乎做到了垄断。

不是没有其他选择，是一旦一个工具成了 “行业标配”，换工具的成本太高了。

因为 EDA 软件的接口、IP 数据的格式、工程师的使用习惯、公司的管理规则，都是围绕这套工具建的。

换工具不光要迁移平台，还得重建整个协作体系，甚至可能让项目停下来。

也正因为这样，这类数据管理工具的市场，往往是 “谁先站稳，谁就主导” 。

来源：晓婷医生吖