摘要：国家知识产权局信息显示，成都维德青云电子有限公司申请一项名为“基于FPGA的DDR采样的动态训练系统”的专利，公开号 CN 119150792 A，申请日期为2024年8月。

金融界2024年12月21日消息，国家知识产权局信息显示，成都维德青云电子有限公司申请一项名为“基于FPGA的DDR采样的动态训练系统”的专利，公开号 CN 119150792 A，申请日期为2024年8月。

专利摘要显示，本发明提

供了基于FPGA的DDR

采样的动态训练系

统，包括PLL模块、训

练模块、DDR_PAD模块

和DDR模块，PLL模块

生成本地时钟和用于

数据采样的相位可偏移时钟，相位调整子模块可调整相位可偏

移时钟的相位，DDR模块存储来自训练模块的预设数据和发出

返回数据，训练模块实现预设数据的发出以及对DDR模块返回

数据的比较，通过相位调整子模块控制相位可偏移时钟得到

DDR模块返回的稳定的数据，DDR_PAD模块接收数据和实现数据

的转换，并将转化后的数据进行本地时钟同步处理再发送给训

练模块处理，完成DDR颗粒的初始化训练。本发明实现了低成本

高频的训练DDR数据的功能，且采样的数据更稳定，速率更高。

来源：金融界