摘要：全耗尽型绝缘体上硅(FD-SOI)技术凭借其卓越的性能和能效，已成为全球众多关键玩家的首选。在通信领域，FD-SOI因其优异的射频（RF）特性广泛应用于5G毫米波（mmWave）和5G sub-6 GHz频段，支持移动基础设施和WiFi 6等高速无线通信标准。

全耗尽型绝缘体上硅(FD-SOI)技术凭借其卓越的性能和能效，已成为全球众多关键玩家的首选。在通信领域，FD-SOI因其优异的射频（RF）特性广泛应用于5G毫米波（mmWave）和5G sub-6 GHz频段，支持移动基础设施和WiFi 6等高速无线通信标准。

例如，Google Pixel 6 5G mmW手机就采用了三星的FD-SOI技术；高通下一代5G毫米波RFIC将使用GlobalFoundries（GF）的22FDX技术；联发科5G毫米波平台也基于GF的22FDX技术。

在汽车电子领域，FD-SOI技术同样占据重要地位，支持自动驾驶汽车和车载信息娱乐系统的发展。Bosch的毫米波雷达ECSEL项目OCEAN、NXP的超低功耗汽车解决方案以及ST的新款Stellar P6高效能汽车微控制器均采用了FD-SOI技术。

此外，在智能设备领域，FD-SOI技术广泛应用于边缘计算、3D传感与健康监测、智能家居与智慧城市等领域，推动了低功耗FPGA和28nm FD-SOI在性能、可靠性和小型化方面的提升。

法国原子能委员会电子与信息技术研究所（CEA-Leti）硅组件部门副主管Martin Gallezot博士发表了题为《FD-SOI：高效能边缘AI与智能物联网的革命性技术》的演讲、Gallezot博士在演讲中回顾了CEA-Leti 10nm FD-SOI研发平台的最新进展，并展望了该技术向7nm及以下节点延伸的可能性。他强调：“我们正致力于将FD-SOI技术推进至亚10nm时代，以满足边缘计算、人工智能和物联网对更高性能、更低功耗的需求。”

FD-SOI技术的关键差异化因素

Martin Gallezot详细阐述了FD-SOI技术的几个关键差异化因素，这些因素共同赋予了FD-SOI独特的竞争优势。

·反向体偏置（RBB）与正向体偏置（FBB）：通过调整晶体管体内的电场分布，显著改善了器件的能效和性能。

·超低功耗（ULP）与极高性能（VHP）：FD-SOI技术能够在极低的功耗下实现高性能运行，满足了对能效要求极高的应用场景。

·自适应反向偏置（ABB）：这一技术通过动态调整偏置电压，实现了能效的显著提升，其增益可与切换到下一个工艺节点相媲美（约55%的功耗降低）。

“FD-SOI 技术的关键差异化特征在于其反向偏置（Back Bias）和射频（RF）性能。” Gallezot说道，与其他技术相比，FD-SOI 在 ft 和 fmax 等关键指标上表现出色。例如，在 22FDX 技术中，n-FET 的 ft 可达 347GHz，fmax 可达 371GHz，而 p-FET 的 ft 在不同条件下可分别达到 242GHz 和 275GHz（适用于毫米波），fmax 可分别达到 288GHz 和 299GHz（适用于毫米波）。

此外，FD-SOI 技术还能够实现显著的能效提升，通过自适应反向偏置（Adaptive Back Bias）技术，在相同的频率下可以降低 50%的功耗，或者在相同的功耗下实现 30%的速度提升。这种动态的性能与功耗平衡能力，使得 FD-SOI 技术在低功耗和高性能应用场景中具有极大的竞争力。

Martin Gallezot 强调，FD-SOI 技术的反向偏置功能是其一大优势，目前已经作为 IP 模块集成到 GF 的 22FDX 技术中。通过软件控制背偏置，设计人员可以在不同的性能和功耗需求之间进行动态调整，而无需重新设计硬件。在未来，ABB 技术也将应用于 10nm 和 7nm FD-SOI 技术中，为器件的能效提升提供更大的空间。

行业路线图与CEA-Leti的研发进展

Martin Gallezot介绍了FD-SOI技术的行业路线图，展示了从28nm到12nm乃至更先进节点的规划。据悉，CEA-Leti作为FD-SOI技术的领先研发机构，正朝着sub-10nm FD-SOI技术迈进。

据介绍，10nm FD-SOI 技术相较于前代技术，在性能和功耗方面都有了显著的提升。具体来说，28nm FD-SOI 的 ft 可达到 350GHz，速度提升 50%；22nm FD-SOI 的 ft 可达到 470GHz，功耗降低 55%；而10nm FD-SOI 的 ft 进一步提升至 580GHz，速度提升 35%，功耗降低 50%。

“10nm FD-SOI技术标称电压为0.75V，接触孔多晶硅间距（CPP）为68nm，金属层间距（Mx）为48nm，栅长（Lg）为20nm，有效氧化物厚度（EOT）约为0.8nm。” Gallezot说道，此外，10nm FD-SOI技术还支持双向体偏置，RF性能（Ft/Fmax）超过450GHz，将成为最先进的采用Gate First（先栅极）工艺的节点。

同时，CEA-Leti的7nm FD-SOI 技术也在研发中，预计速度将提升 25%，功耗降低 45%，并采用 113CPP、90MX 等先进技术。

10nm的关键技术突破

据Gallezot介绍，CEA-Leti当前正全力推进10nm FD-SOI平台的研发，目标是打造“最先进的全栅极前道（Gate First）工艺”。该节点面临几大核心挑战：

·图形化工艺（Patterning）：需要采用双重甚至三重图形化技术，以及自对准双重图形化（SADP）技术来实现更小的 gate pitch。

·提升射频性能：目标FT/Fmax > 450GHz，以支持高频通信和高速接口。

·增强背偏效应（Back Biasing）：实现双向体偏置（Bi-directional Body Biasing），进一步优化功耗与性能的动态调节能力。

·集成高压器件（High Voltage Devices）：满足电源管理、显示驱动等SoC需求。

·嵌入式非易失性存储器（eNVM）：支持相变存储器（PCM）、ReRAM、FeRAM、MRAM等多种技术，提升系统集成度。

此外，寄生电容管理、应变工程、器件和工艺优化等方面也是研发过程中需要重点攻克的难题。例如，为了提高器件的性能，需要通过优化栅极堆叠、局部应变和全局应变等手段来增强载流子的迁移率，从而提升晶体管的速度和能效。

在研发过程中，CEA-Leti解决了多个关键技术挑战，并对关键模块进行了深度优化。

在衬底与隔离方面，通过优化衬底材料和隔离结构，降低了寄生参数，提高了器件的集成度。此外，采用局部应变（Local Strain）和全局应变（Global Strain）技术，提升了NMOS和PMOS的载流子迁移率，从而提高了器件性能；通过优化栅极堆叠结构和结技术，降低了栅极电阻和结电容，提高了开关速度；最后在后端制程（MOL）与嵌入式非易失性存储器（eNVM）上，开发了低电阻接触模块和可靠的eNVM技术，支持高密度集成和低功耗运行。

设计技术协同优化（DTCO）与未来展望

Martin Gallezot强调了设计技术协同优化（DTCO）的重要性。“2023年，我们发布了PDK v0.01，包含基础晶体管模型与单元库（pcells）；2024到2025年，推出PDK v0.1及多阈值电压（Multi-Vt）模型，支持SRAM bitcell与NVM bitcell。”

据悉，CEA-Leti 2026年起将逐步完善设计平台（DP v1.0–v1.2），涵盖DRC/LVS/PEX验证、逻辑综合、布局布线、标准单元库、SRAM编译器及低功耗工具包，为设计师提供全面的工具和支持，加速FD-SOI技术的广泛应用。

通过协同优化工艺假设、器件模型和设计平台，可以显著提升性能、功率效率、晶体管密度和降低成本。展望未来，CEA-Leti将继续推进FD-SOI技术的研发，进一步缩小工艺节点至7nm及以下，Gallezot表示这也有一些新的挑战：

他总结道：“10nm FD-SOI不仅是现有应用的延续，更是通向7nm及以下时代的桥梁。通过持续创新，FD-SOI将在高效能边缘AI、智能传感和超低功耗物联网中扮演不可替代的角色。”

随着全球对能效和智能化需求的不断提升，FD-SOI技术正从“利基选择”走向“主流平台”。正如Gallezot所言：“Every nm counts！”——在追求极致性能与能效的道路上，每一步微缩都至关重要。

来源：卡比獸papa