摘要：A Quick look at 14-nm and 10-nm Devices，由Siliconics的Dick James撰写，主要对全球主要半导体制造厂商在14nm和10nm工艺节点上的技术进展和器件结构进行了简要分析和对比。

A Quick look at 14-nm and 10-nm Devices，由Siliconics的Dick James撰写，主要对全球主要半导体制造厂商在14nm和10nm工艺节点上的技术进展和器件结构进行了简要分析和对比。

Intel（英特尔）

Intel在14nm和10nm工艺上持续推动FinFET技术的演进。其14nm工艺（如Skylake）采用了第二代FinFET结构，具备更高的鳍片（Fin）和更复杂的应变工程（如SiGe源漏区）以提升性能。14+（如Kaby Lake）进一步优化了鳍片几何形状，使其更高更窄，并增强了PMOS中的锗含量和应变。进入10nm后，Intel引入了“超缩微”（Hyper Scaling）技术，如COAG（Contact Over Active Gate）和单虚拟栅极结构，显著缩小了单元面积。其10nm工艺使用了自对准四重图案（SAQP）、13层金属互联、ULK介质材料以及钴（Co）局部互联，提升了性能和密度。

TSMC（台积电）

TSMC的10nm工艺被苹果A10X和A11芯片采用，显示出其在移动芯片制造领域的领先地位。其技术特点包括双虚拟栅极、66nm的接触栅极间距（CGP）、约25nm的最小栅长（Lg）以及44nm的最小金属间距（MMP）。TSMC采用了SAQP技术实现约33nm的鳍片间距，鳍片宽度约为6nm，功能栅极高度约44nm。其SRAM单元结构显示出良好的栅极控制和源漏区保护，表明其在高密度和低功耗设计方面的成熟能力。

Samsung（三星）

三星的10LPE工艺被用于高通Snapdragon 835和Exynos 8895等高端移动处理器。其技术参数包括68nm的CGP、约25nm的最小栅长、48nm的最小金属间距和42nm的鳍片间距。三星采用了自对准双图案（SADP）技术制造鳍片和栅极，并引入了双STI（浅槽隔离）结构及单扩散断裂（SDB）设计以减小面积。其PMOS和NMOS源漏区应变工程有所不同，部分版本仍存在非自对准接触和源漏区侵蚀问题，显示出在工艺控制上仍有优化空间。

GLOBALFOUNDRIES（格芯）

格芯在14nm和7nm节点上主要为IBM等客户提供定制化高性能FinFET技术。其14HP工艺具备42nm鳍片间距、80nm CGP、64nm金属间距，支持双功函数金属栅极和嵌入式DRAM。7nm工艺进一步缩小至30nm鳍片间距、56nm CGP和40nm金属间距，采用四功函数金属栅极、钴接触和最多17层金属互联。此外，格芯还推出了22FDX工艺，基于FD-SOI（全耗尽绝缘体上硅）技术，适用于低功耗和模拟/射频应用，支持背偏压调节和多种器件集成，展现出其在特色工艺领域的布局。

STMicroelectronics（意法半导体）

意法半导体在28nm FD-SOI工艺方面具有代表性，其技术特点包括120nm的CGP、32nm的栅长、1.0nm的氧化层厚度和3nm的高介电常数层。其SOI层厚度约6nm，埋氧层（BOX）厚度为26nm。该工艺未在PMOS中引入锗，适用于低功耗和高性能模拟/射频应用，展现出FD-SOI在物联网、汽车和移动设备中的潜力。

来源：卡比獸papa