摘要：AMD现在的锐龙桌面处理器的结构从Zen 2时代就定下来了，由1到2个CCD和1个IOD所构成，CCD与IOD芯片。之间的通信是利用CCD边缘芯片上的“SERDES PHYs”，这些PHYs允许高速串行通道通过PCB板与IOD芯片进行通信。SERDES代表串行

AMD现在的锐龙桌面处理器的结构从Zen 2时代就定下来了，由1到2个CCD和1个IOD所构成，CCD与IOD芯片。之间的通信是利用CCD边缘芯片上的“SERDES PHYs”，这些PHYs允许高速串行通道通过PCB板与IOD芯片进行通信。SERDES代表串行器/解串器，主要用于将来自各个CCD的并行数据转换为串行数据，并在封装中传输，因为在传统基板上使用数百根铜线在芯片之间进行连接是不切实际的。

High Yield发现新的Strix Halo上芯片间互联方法有了变化，而这一变化未来会用在Zen 6处理器上。现有的SERDES通信方法需要通过并行数据编码成串行数据发送出去，然后在接收端要把这个操作反转过来，这种串行化/解串化操作是需要额外的系统开销，实际上SERDES的效率比较低，而且还会增加芯片间通信的延迟。

在D2D通信仅限于传统芯片时，SERDES方法其实是够用的，但随着NPU的加入，AMD需要更稳定、更低开销的缓存和CCD频宽，在Strix Halo上AMD使用了台积电的InFO-oS基板整合扇出技术和RDL重分布层实现了新的D2D通信方法。

为了应对数据流转换过程的开销，AMD在Strix Halo上使用RDL制成芯片下方“中介层”，在芯片之间铺设多条短而细的平行线。通过InFO-oS在芯片和PCB板上铺设线路，现在CPU与IOD可以使用带宽更高的并行端口进行通信了。Strix Halo芯片上拥有一个矩形的微小触点区域，这是InFO-oS的典型设计，而原本的SERDES模块已被移除。

采用新的方法后，由于没有串行/并行转换，功耗与延迟都有所降低，更重要的是，CPU的整体带宽得到了提升。然而InFO-oS存在一些复杂问题，特别是在多层RDL设计很复杂，而且底层空间被InFO-oS布线占据，路由优先级也需要改变。未来AMD的Zen 6处理器也会采用Strix Halo上的这种设计，所以新的IOD应该会有较大的变动。

来源：超能网