摘要：AMD计划在下一代Zen 6处理器采用全新的D2D互连设计，取代现有的SERDES方案。新技术的一部分成果已经在代号“Strix Halo”的APU上得到了验证，无论能效还是延迟，都有明显的改进，相信大家都已经可以看到。

据TECHPOWERUP报道，AMD计划在下一代Zen 6处理器采用全新的D2D互连设计，取代现有的SERDES方案。新技术的一部分成果已经在代号“Strix Halo”的APU上得到了验证，无论能效还是延迟，都有明显的改进，相信大家都已经可以看到。

AMD在Zen 2时代开始使用的是SERDES方案，通过CCD边缘的串行器将并行数据转为串行比特流，再进行跨封装传输，以此实现小芯片之间的互连。不过随着NPU等更多新模块的引入，AMD需要寻找一种带宽更高且延迟更低的方案。

在Strix Halo上，AMD通过台积电的InFO-oS（基板扇出型集成封装）和RDL（重分布层）技术，提供了新的解决方案。AMD正在尝试密集的并行走线，让总线通道可以穿过封装，而不会被引入到单独的高速串行链路。通过更多短并行导线，AMD既能消除重复的物理层工作并减少往返延迟，又能通过增加物理通道实现带宽的线性扩展。此外，新方案还释放了原本被大型串行器/解串器模块占用的面积，使得CCD、内存控制器和各种加速器能够更紧密地集成，同时降低通信成本。

不过AMD还需要面对大量平行走线会增加信号完整性、散热、布线和制造方面的问题，因此芯片设计团队需要与封装团队之间紧密协同工作，如果AMD能够很好地解决这些问题，并且新技术在Zen 6处理器上得到应用，那么就有机会看到工作负载中实现真正的每瓦性能提升与延迟优化。此外得益于I/O芯片延迟的降低，内存控制器也将获得更快的响应速度。

来源：超能网