摘要：金属铜因其优异的导电性、导热性、机械延展性和抗电迁移性, 在芯片制造工业中作为互连材料广泛应用. 铜互连结构的制备主要使用湿法的电化学沉积技术. 本文针对芯片制造相关金属铜电沉积工艺, 系统介绍了金属铜电沉积调控用关键添加剂组分及其作用原理, 并详细介绍了电镀

金属铜电沉积调控及其在芯片制造中的应用

廖小茹 李真 谭柏照 罗继业 史训清

广东工业大学轻工化工学院 香港应用科技研究院有限公司 国家自然科学基金

摘要

金属铜因其优异的导电性、导热性、机械延展性和抗电迁移性, 在芯片制造工业中作为互连材料广泛应用. 铜互连结构的制备主要使用湿法的电化学沉积技术. 本文针对芯片制造相关金属铜电沉积工艺, 系统介绍了金属铜电沉积调控用关键添加剂组分及其作用原理, 并详细介绍了电镀铜在芯片制造核心工艺(大马士革电镀、硅通孔、铜柱电镀及再布线层电镀)中的技术需求、工艺流程及未来技术发展趋势. 最后, 本文针对我国高端电子电镀行业的发展现状, 对金属铜电沉积调控及其在芯片制造中的应用未来发展方向进行了展望.

1 引言

金属铜因其优异的导电性、导热性、机械延展性和抗电迁移性, 而逐渐取代传统互连材料金属铝, 被广泛应用于微电子器件制造领域[1]. 1997年, IBM公司首次将电镀铜填孔技术引入其100 nm制程芯片制造中[2],自此, 电镀铜作为一种高可靠性的电气互连技术在诸如大马士革铜互连(Damascene Copper Intercon-nects)[3,4]、硅通孔(Through Silicon Via, TSV)[5,6]、铜柱凸块(Copper Pillar Bump)[7,8]、再布线层(Redistribu-tion Layer, RDL)[9,10]等芯片制造工艺流程内得到广泛应用(如图1所示). 近年来, 随着人工智能、5G移动互联、新能源汽车、大数据等应用的蓬勃发展, 能够实现各种电子元器件高密度、高精度、高可靠性互连的电镀铜技术迎来了新的发展契机.

铜互连结构的制备主要使用湿法的电化学沉积技术. 酸性硫酸盐电镀铜体系因其电流效率高, 稳定性好, 功能易调控等优势而广泛应用电子电镀领域, 其镀液成分包括硫酸铜、硫酸、氯离子、以及微量的有机添加剂. 其中硫酸铜是主盐, 在镀液中提供铜源; 硫酸用以增强镀液导电性, 防止Cu2+水解并提高镀液分散能力; 氯离子既可以提高铜阳极的活性, 防止阳极钝化, 又可与其它添加剂发生协同作用, 作用十分重要. 电镀铜添加剂是一类添加到镀液中用于改善和调控铜电沉积过程的物质. 这些添加剂的使用能够起到调控铜的沉积速率、控制铜晶粒成核与生长、从而达到降低镀层粗糙度、改善铜镀层的均匀性等目的[1].在电子电镀领域内, 酸性硫酸铜电镀添加剂通常根据实际需要进行复配, 通过添加剂间的协同作用调控铜的沉积进而达到所需电沉积效果. 配方中添加剂的分子结构、使用浓度及其相互作用对铜离子的还原过程起着至关重要的影响.

本文将从电镀铜调控用添加剂体系及其芯片制造中的应用两方面入手, 系统介绍电子电镀中常用添加剂组分及其作用原理, 并以大马士革电镀、硅通孔、铜柱电镀及再布线层电镀四道核心工艺为例, 总结介绍电镀铜在芯片制造中的技术需求、工艺流程及未来技术发展趋势.

2 酸性硫酸盐电镀铜添加剂体系

添加剂在酸式硫酸铜电镀中起着至关重要的作用. 按其作用原理, 常用电镀铜添加剂可分为: 加速剂、抑制剂和整平剂三类 (图2). 对于三类常见电镀铜添加剂分子, 介绍如下.

2.1 加速剂

加速剂(Accelerator), 又称光亮剂(Brightener), 通常为小分子的有机含硫化合物. 其在镀液中的主要作用是改善镀层颗粒细腻度, 提高铜面的光亮度. 已报道的加速剂主要有3-巯基-1-丙磺酸盐 (MPS)、聚二硫二丙烷磺酸钠 (SPS)、3,3-硫代双(1-丙磺酸) (TBPS)、3-N,N-二甲氨基二硫代氨基甲酰基-1-丙磺酸(DPS)等(图2a)[11~13].

目前, 获得广泛研究的加速剂分子主要为MPS和SPS分子. 研究表明, 当电镀液中不存在Cl−时, MPS或SPS不能加速铜的沉积; 而仅当电镀液中存在Cl−时, MPS或SPS才能表现出明显的加速作用[11,14]. 此外,SPS的加速作用实际上是通过分解为MPS来促进铜的沉积. 针对其加速铜沉积机理, 通常认为MPS分子的巯基官能团吸附在阴极铜表面, 其另一端的磺酸基团则与Cu2+通过阴阳离子作用发生静电吸引从而俘获镀液中的Cu2+离子, 并在Cl−的协同作用下, 通过“内球电子转移”促进铜在阴极表面沉积. 随着电镀过程的进行,MPS分子迁移到新的铜层表面, 并继续发挥其加速作用[15]. 图3揭示了MPS分子的加速铜沉积原理.

2.2 抑制剂

抑制剂(Suppressor), 又称载运剂(Carrier), 通常是聚醚类高分子化合物. 该类分子易吸附在铜晶粒生长的活性位点上形成铜离子阻挡膜, 增加铜离子还原难度; 同时抑制剂还可以降低电镀液的表面张力, 使电镀液更容易润湿微孔[16]. 目前, 常用的抑制剂有聚乙二醇(PEG)[17], 聚丙二醇(PPG)[18]以及环氧乙烷(EO)与环氧丙烷(PO)的三嵌段共聚物[19~21](如图2b所示).

抑制剂抑制铜沉积效果取决于其在铜面上所形成的吸附层. 研究表明, Cl−浓度、分子结构、分子量和电极电位会影响抑制剂的抑制强度[17,22~24]. 与SPS类似, 抑制剂也需要在Cl−的协同作用下, 才能强烈抑制阴极表面Cu2+还原[22]. 电镀液中不含Cl−时, 抑制剂PEG在铜面上形成PEG–Cu2+或PEG–Cu+结构的吸附层, 吸附能力弱, 吸附层只会轻微影响界面电容以及电荷转移反应的速率, 因此PEG表现出较弱的抑制铜沉积能力[25]. 电镀液中含Cl−时, PEG在铜面上形成PEG–Cu2+–Cl−或PEG–Cu+–Cl−结构的吸附层, 通过Cl−吸附到铜面上, 有效抑制铜沉积[22]. 抑制剂的分子结构不同会导致其阴极极化强度, 表面吸附率有所改变. 尽管抑制剂PEG、PPG和三嵌段共聚物具有相似的结构,但由于分子的空间效应以及EO基团与PO基团的疏水性和亲水性差异, 导致铜面上抑制剂的吸附和脱附发生变化[16]. 在PEG、PPG和EPE这三种抑制剂中, 通常PPG的抑制效果要更强; 对于EPE而言, 其分子结构中PO重复单元比例越高, 抑制效果越强. 若聚合物链中含有疏水性的PO嵌段过高, 会使聚合物分子在水中的溶解性降低. 因此适当调整PO与亲水性基团EO比例可调节抑制剂的吸附性能, 从而控制抑制剂在铜电沉积过程中的抑制效果.

2.3 整平剂

整平剂主要是一类含氮化合物(如图2c所示), 具有较强的正电性, 能够吸附在阴极表面突起处并强烈抑制此局部范围铜的沉积. 整平剂一般可分为染料型和非染料型两种. 目前研究较多的染料型整平剂有健那绿 B( J G B ) [2 6 ~ 2 9 ] 、二 嗪 黑 (D B ) [3 0 ] 、亚 甲 紫(MV)[31]、阿尔新蓝 (ABPV)[32]、臧红O(SO)[31]、碱性黄 (BY)[33]以及吡咯并吡咯二酮 (DPP)衍生物[34-36]等.染料型整平剂可以在较宽的电流密度范围内提供光亮细致的铜沉积效果. 然而, 其稳定性不佳, 高温易分解,给应用带来不便. 非染料型整平剂种类繁多, 小分子整平剂如十二烷基三甲基氯化铵 (DTAC)[37]、2-巯基吡啶 (2-MP)[38]; 4,6-二甲基-2-巯基嘧啶 (DPT)[39]等; 大分子 量 的 聚 合 物 如 咪 唑 与 环 氧 氯 丙 烷 共 聚 物(IMEP)[40]; 1-乙烯基咪唑-聚-1, 4-丁二醇二缩水甘油醚(VIBDGE)[41]等.

由于整平剂种类繁多和结构各异, 其作用机理仍未完全明确. Bozzini等[28]采用循环伏安和表面增强拉曼光谱分析, 研究发现JGB能吸附于铜表面改变铜离子的还原机制, 但并未给出具体作用方式. Li等[27]通过电化学、质谱、核磁共振等方法研究提出JGB分子中N=N双键能在低过电位下得到电子而还原, 其分裂后的副产物是抑制铜沉积的真正组分. 但考虑到JGB在电镀中的实际消耗量, 该论点具有一定争议性[42].论文作者课题组亦长期从事电子电镀铜用整平剂的研究工作. 针对整平剂分子构效关系不清及作用机理不明的研究现状, 论文作者课题组通过有目的性地设计并合成一系列具有含氮基团规律分布的整平剂分子(如图4所示), 探索其构效关系, 并取得一定成果[29,43].研究表明, 所有TPM整平剂在电镀液中均表现出抑制作用, 其对加速剂SPS的拮抗能力依次为: TPM-2≈TPM-4>TPM-1>TPM-3>TPM-5. TPM-2和TPM-4呈现最强的抑制作用是由于TPM的结构和阴离子I-协同作用引起的; 用六元哌啶环(TPM-3)取代五元吡咯烷环(TPM-1)会导致整平剂的抑制能力降低; 叔胺(TPM-1)季铵化反应后, 生成以Cl-作为阴离子的整平剂TPM-5对SPS的拮抗作用更弱.

3 大马士革电镀铜

3.1 大马士革电镀简介

大马士革电镀铜(Damascene Copper Electroplating) 是当今芯片制造中不可或缺的工艺之一. 与铝金属化不同, 由于铜氯化物和铜氟化物等铜腐蚀副产物挥发性低, 铜无法通过反应离子刻蚀(Reactive Ion Etching,RIE)进行图案化. 基于这一限制, 新型“大马士革”电镀铜工艺被开发出来[44]. 大马士革电镀铜工艺与传统电镀工艺不同之处在于, 普通电镀工艺涂覆了整个表面,而大马士革电镀铜技术只会将铜沉积到特定的微孔和槽中. 大马士革工艺可分为“单大马士革”和“双大马士革”工艺(如图5所示)[45]. 在“单大马士革”工艺中, 沟槽或孔洞分步制作而成; 而在双大马士革工艺中, 微孔和沟槽的金属化铜填充步骤同步完成. 目前, 经济高效的双大马士革工艺已被广泛使用于铜互连结构制造, 但单大马士革工艺仍然用于特定目的工艺流程, 例如用于M1或用于全局互连的厚金属层制造.

双大马士革的基本工艺流程如下: 首先在绝缘层(通常为多孔SiO2)中通过蚀刻形成纳米尺度的孔洞和沟槽(根据图案化顺序的不同, 又可细分为“孔洞优先(Via First)”和“沟槽优先(Trench First)”的两种工艺流程); 接着通过物理气相沉积(Physical Vapor Deposi-tion, PVD)制备一层厚约2~3纳米的钽氮化物扩散阻挡层(用以防止金属Cu向绝缘层扩散)和一层薄的铜种子层(Seed Layer); 然后通过电镀铜实现对复杂纳米图案的无空洞的金属化填充; 最后, 使用化学机械抛光(Chemical Mechanical Polishing, CMP)去除电镀的过量铜. 图案化、电镀铜填充和化学机械抛光的这个序列被顺序重复使用以形成芯片多层铜互连结构.

3.2 大马士革电镀添加剂及其作用机理

在此工艺流程中, 无空洞缺陷的铜镶嵌填充对互连结构的可靠性起着至关重要的作用. 如第2节所述,工业上大马士革电镀铜镀液组分通常为硫酸铜、硫酸、氯离子以及微量的有机添加剂. 微量有机添加剂的吸附可以极大改变电极表面的电化学性质, 进而调控铜镀层的形貌和物理性能[46,47]. 如图6所示, 电镀铜填孔的实现有赖于超等角电沉积模式的存在, 它是实现无孔隙填铜行为的前提. 其本质是铜在微孔底部的电沉积速率大于孔口的沉积速率, 若微孔底部沉积速度小于(亚等角沉积)或等于(等角沉积)孔口, 开口处提前封闭, 导致孔内存在空洞(图6上)和缝隙(图6中). 因此, 添加剂诱导的超等角电镀铜成为芯片互连结构制造的核心关键工艺.

用于大马士革电镀铜的最初配方为两组分添加剂体系, 其主要由抑制剂和加速剂组成[49]. 对于双组分添加剂体系, 其能够实现超等角填充模式, 然而该添加剂体系最大的不足是在电镀填充孔洞和沟槽过程中最终容易在孔洞顶部出现过填充现象(孔口凸起) (图7a~c). 这些过镀导致的铜凸起给后续CMP平坦化过程带来困难. 为提高后续CMP效率, 一种被称为“整平剂”的新型含氮添加剂分子被引入的大马士革电镀铜添加剂体系中, 以进一步优化电镀铜层的沉积均匀性[37].如图7d~f所示, 通过向PEG-Cl-SPS体系中进一步引入DTAC整平剂, 可以明显抑制沟槽顶部凸起的生成, 从而大幅提高电镀均匀性.

在超等角电镀铜机理研究方面, 来自IBM公司的Andricacos等人[50]首先提出添加剂扩散控制的差分抑制模型[2]. 当时, 研究者们认为添加剂主要起抑制铜沉积的作用, 当其吸附在阴极上时能够阻碍铜离子的还原. 添加剂分子沿着孔口到孔底的扩散、吸附及添加剂分子本身的分解消耗造成浓度梯度. 越接近孔底,添加剂浓度越低, 铜电沉积速度越快, 从而产生“自底向上”的超等角填充行为. 该模型能较好的解释超等角沉积现象, 并获得West教授所提出的数学模型仿真结果支持. 然而, 该添加剂作用机理模型无法解释孔洞或者沟槽顶部的过填充现象. 2001年, 来自美国NIST的Moffat团队[51,52]提出加速剂在孔底的累积观点, 并在此基础上提出曲率提升吸附物覆盖率(Curvature-Enhanced Adsorbate Coverage, CEAC)机理模型. 研究表明, 对于典型的添加剂浓度, 阴极表面在镀液中迅速形成饱和的卤化物吸附层, 然后抑制剂聚醚类分子通过氯离子形成阻碍层, 抑制Cu2+的还原性沉积. 当镀液中同时存在SPS时, 由抑制剂所形成的阻碍层被吸附能力更强的促进剂SPS破坏和取代, 从而加速该处金属铜的沉积. 抑制剂和加速剂在表面位点上的相互竞争决定了金属铜沉积的速率和形态演变. CEAC理论考虑到加速剂分子由于分子量小, 扩散系数大, 从而更易在孔洞或沟槽的底部吸附, 从而促使孔洞底部的铜沉积速率大于孔口处, 发生超等角沉积行为. 更重要是的是, 随着电镀的进行孔内形貌发生改变, 表面积不断缩小, 加速剂分子浓度得到进一步以提升, 电镀铜填孔进入爆发期. 在电镀末期, 孔洞已完成填充,但由于加速剂前期在孔洞中的累积, 继续促进铜离子在孔洞顶部的还原, 从而发生过电镀并形成凸起. 而含氮类整平剂分子在酸性镀液中通常带有正电荷, 其与常见含磺酸基的SPS/MPS通过非共价作用(例如N+–SO3−的阴阳离子作用)使加速剂失去促进铜离子还原的能力. 因此, 在电镀末期整平剂的加入能够使暴露在孔顶的加速剂分子快速失活, 从而防止过度沉积的出现. CECA理论能够较好的描述超等角沉积发生的机理, 并能够解释过镀现象产生的原因, 因此受到广泛关注[53,54].

3.3 大马士革电镀铜发展趋势

随着芯片制程的快速迭代发展, 铜互连结构的特征尺寸亦在快速缩小. 大马士革电镀铜均匀性的要求也越来越高. 因此,发展新型高效大马士革电镀添加剂变得愈发重要. 近期, 一类新型的“抑制剂–整平剂”杂化添加剂分子被报道出来[55,56]. 该类杂化添加剂分子同时具有抑制剂分子中的聚醚类结构和整平剂分子中的含氮官能团(如图8所示). 基于其特殊的分子结构设计, 该类“杂化”添加剂分子能够在表现出强烈抑制铜沉积能力(表现为抑制剂)的同时展现出对加速剂SPS一定的拮抗能力(表现为整平剂). 研究表明, 利用该“杂化”添加剂及加速剂SPS就能够实现高均匀性电镀.

另一方面, 随着特征尺寸的快速缩小, 由此带来的尺寸效应(size effect)也越来越显著. 一般来说, 块体金属材料的电子平均自由程越大, 其电子–声子散射几率越小, 电阻率也越低[57]. 室温下金属Cu的电子平均自由程约为39 nm, 当金属互连线的特征尺寸缩小到铜的电子平均自由程时, 金属内部的电子受到较强的晶界散射和界面散射, 从而导致电阻率的突增. 研究表明,当铜互连线的线宽下降到 40 nm时, 其电阻率已经比金属铜的体电阻率(1.75 μΩ cm)高2.6倍[58], 互连金属电阻率的急剧增长不仅造成严重的 RC延迟(Resistor–Capacitor Delay), 而且会产生较大的焦耳热, 损害芯片的性能. 因此, 具有较低电子平均自由程的金属(如Co、Rh、Ru等), 与铜相比具有更小的尺寸效应, 有望取代金属铜成为下一代互连结构材料. 其中, Co由于其相对价格低廉、储量丰富等优势而备受青睐, 引起广泛的研究兴趣, 并已经在英特尔(10 nm制程)和台积电(7 nm制程)先进制程中获得应用[59].

4 硅通孔(TSV)电镀铜

4.1 TSV电镀铜简介

随着电子产品的复杂化和小型化的发展, 对器件的性能要求更高但需更小尺寸和更低功耗, 因此集成电路的制备技术逐步逼近物理极限, 多维封装因可同时容纳更多芯片逐步成为了半导体行业的主流. 硅通孔(Through Silicon Via, TSV)技术是多维封装中堆叠芯片实现互联的关键技术, 其通过铜的填充实现芯片和芯片、晶圆和晶圆之间的垂直堆叠并互连, 使得互连距离达到最短, 并且在信号损失最小的基础上实现最快的传播速度[60,61].

TSV的制作工艺流程如图9a所示, 主要分为六部分[62~64]: (1) 对基片进行硬质掩模沉积; (2) 刻蚀通孔:通用激光钻孔、电化学刻蚀、等离子体反应离子刻蚀或者湿法腐蚀等几种方法在基片上形成高纵横比的TSV微孔. 目前业界广泛采用基于反应离子刻蚀技术的Bosch工艺, 即刻蚀与保护交替进行从而保证TSV微孔的各向异性和垂直度; (3) 侧壁绝缘层: 通过等离子体增强化学气相沉积(PECVD)等方法在深孔壁上沉积中间绝缘层, 绝缘层材料一般为无机介质材料, 如SiO2、Si3N4或SiO2/Si3N4, 目前优先选用SiO2; (4) 侧壁阻挡层/种子层: 一般通过PVD法沉积上阻挡层/种子层, 种子层通过与电极电连接保证TSV电镀铜填孔的顺利进行; (5) TSV电镀填充: 通过电镀工艺将铜进行TSV微孔填充, 填充效果直接影响后续器件的使用状态; (6) CMP: 采用化学机械抛光技术研磨减薄镀铜层表面过量的铜实现材料表面平坦化, 主要用于130 nm以下制程的工艺中.

TSV电镀填孔工艺是TSV工艺中的关键和难点,也是整个工艺流程中最昂贵的步骤之一, 其填孔的成品率极度影响业界的大规模应用. TSV电镀填孔工艺流程如图9b所示, 主要为三个工序[65]: (1) 预润湿: 电镀前要先对微孔中阻挡层和种子层进行预润湿处理,去除微孔内部存在的残余气泡, 预防电镀过程中出现缝隙或空洞等问题; (2) Cu TSV: 通过电化学电镀铜的方法对微孔进行无缺陷填充; (3) 清洗干燥: 对基板清洗干燥, 保持洁净, 便于后续工艺.

Cu TSV电镀属于三个工序中最为复杂的过程, 其填充过程如图9c所示, 主要分为四种[66]: (1) 亚等角沉积: 孔口铜沉积速度大于孔底, 从而导致微孔封口过快, 孔内部无法完全填充, 形成较大的填充空洞, 该电镀过程中无有机添加剂参与; (2) 等角沉积: 孔口铜沉积速度与孔底相同, 在小孔径、高纵横比的微孔填充过程中由于孔口宽度远小于孔内高度导致孔内部也较容易形成填充缝隙; (3) 超等角沉积: 又称超填充模式,孔底的铜沉积速度大于孔口, 有利于实现微孔的无缺陷填充, 尤其适用于小孔径、高纵横比的微孔, 该沉积模式的实现需借助添加剂; (4) 自底向上沉积: 优先在TSV 孔的底部进行沉积, 孔壁和表面几乎不被电镀,从根本上避免填充过程空洞及缝隙形成的可能性, 该过程利用强抑制剂在基板表面及孔口进行吸附, 从而抑制表面及孔口部分的铜沉积, 实现从孔底开始向上沉积的方式, 但实际电镀操作中难以控制.

4.2 TSV电镀添加剂及其作用机理

电子元器件集成度增大和封装尺寸减小的发展趋势迫切需要更大纵横比的TSV工艺, 该工艺的关键技术是电镀铜填充技术, 如何实现自下而上(Bottom-up Filling)的电镀铜填充是该环节的技术难点. 在TSV电镀填充过程中, 由于孔口处电流密度大于孔底, 铜离子在孔口处的还原速度要高于底部, 此外高纵横比的微孔也会增加电镀液向微孔底渗透的难度, 在电镀末期很容易出现孔口封闭的现象, 形成空洞、狭缝、孔隙等缺陷, 如图10所示. TSV电镀填充的质量将影响电子元器件的性能. 因此, 空洞、狭缝、孔隙等缺陷将降低电子元器件的可靠性和稳定性. 为获得无缺陷的电镀铜填充效果, 需要向电镀液中加入微量级(ppm)的有机添加剂, 例如整平剂、抑制剂和加速剂.

添加剂分子之间的相互作用是TSV实现自下而上填充的关键, 研究添加剂相互作用机制, 有助于调控电镀铜填充微孔的过程. 电镀过程中除了需要实时监控和维持三种添加剂的剂量外, 还须调控镀液温度、电流密度、搅拌速度等电镀参数. 对所有因素、参数进行一系列优化匹配, 调整到合适的范围后, 才能对某一孔形的TSV实现自下而上的电镀填充.

由于TSV的微米级尺度以及高纵横比, 在铜沉积过程中很难监测到添加剂在TSV孔内外的分布. 研究人员为了研究添加剂在TSV上的吸附与分布, 基于不同的 理 论 提 出 了 一 些 理 论 模 型 , 并绘 制 了 仿 真 结果[68~72]. 2000年, Kobayashi等人[73]提出了一个仿真模型, 模拟了口径为0.25 μm, 深径比为4.4的TSV的无空洞填充. 2008年, Tenno等人[74]利用COMSOL软件电镀仿真模块, 提出了含两种添加剂的仿真模型, 并做了实验进一步验证. 2012年, 于大全课题组[75]通过理论计算预测不同水平添加剂对微孔镀铜的行为, 进一步的实验结果验证了理论模型和仿真结果, 通过该计算指导深径比为160:30的TSV获得无缺陷填充. 2017年, 王福亮课题组[71]提出了一种用于研究TSV填充过程和填充机理的电化学沉积模型, 该模型考虑了三种添加剂(加速剂、抑制剂和整平剂)的相互作用行为, 通过理论模拟和实验验证不同电流密度条件下的3种TSV填充类型(狭缝、“V”型和空洞), 研究三种添加剂的吸附、解吸和消耗系数随电流密度的变化. 针对TSV填充过程建立的填孔理论模型能给今后高纵横比TSV的开发提供理论基础.

3 TSV电镀铜发展趋势

根据ITRS预测显示, TSV的孔径将由4 μm缩小到1.6 μm, 引脚间距将由10 μm缩小到3.3 μm, 垂直方向上的堆叠层数将由5层上升到12层, 晶圆厚度将由40 μm进一步缩小到8 μm. 随着先进封装技术的不断发展以及TSV尺寸的缩小, 电镀铜填孔技术作为TSV的核心技术将迎来新的挑战. 越高纵横比的TSV实现自下而上填充所需的电镀时间也会随之增加, 企业生产产能将降低. 目前, 开发出高效、低成本且满足高纵横比的TSV电镀填充的电镀工艺是电镀铜填孔技术的难点.

5 电镀铜柱(Copper pillar bumps)

5.1 电镀铜柱简介

随着全球半导体产业的快速发展, 用户对多功能、高性能、轻薄化电子产品的需求越来越大, 促使电子器件集成密度相应的不断提高. 近年来, 不断涌现的新型先进封装技术, 如系统级封装(SiP)、晶圆级扇出封装(FO-WLP)和板级扇出封装(FO-PLP)等, 已成为实现“超越摩尔(More than Moore, MTM)”的关键技术[76]. 相较于引线键合(WB)和载带自动焊(TAB)技术等传统的封装互联技术, 倒装芯片封装技术在有着更高工艺成熟度和芯片粘接效率的同时, 还具有更小的封装面积、更轻的封装重量、更薄的封装厚度、更小的互连节距、更多的I/Os数等优点. 实现倒装芯片的关键技术是凸点(Bumping)工艺.

目前, 凸点互连技术主要有四类, 如图11所示[77~80],包括可控坍塌芯片互连(Controlled Collapse Chip Con-nect, C4)、铜柱凸点互连(Chip Connect, C2)、局部回流焊料帽铜柱凸点(Local Reflow, LR)和铜–铜键合凸点互连(Thermal Compression, TC).

对于C4焊料凸点制作工艺, 锡焊料高温回流形成锡球与焊盘连接, 但是焊料在回流过程中容易发生坍塌现象, 以至于与相邻的焊料凸点桥接造成短路, 因此, 当芯片外引端节点距离低于130 μm时, C4焊料便不再适用. 铜柱凸块(Copper Pillar Bumps, CPBs)代替焊料凸点可以实现更细间距的互连. 铜柱凸点互连, 以CPBs为支撑, 在其上方加以少了焊料, 可以在实现相同凸点高度的同时, 减少了焊料的使用, 以此实现更小节距的芯片互连. 其中, C2铜柱凸点为焊料足够多的FC互连, 其节距一般在60~140 μm之间, 可用于替代C4, 应用于更高I/O的叠层封装PoP; LR铜柱凸点的焊料层厚度小于10 μm, 其节距可达20~80 μm, 可用于3DTSV封装中的芯片与芯片之间的堆叠连接. 对于铜-铜键合互连技术, 由于该互联结构无锡焊料, 因此不会出现金属间化合物造成的科尔达空洞问题[81,82], 同时其凸点节距可以达30 μm以下. 凸点不仅作为芯片与芯片之间、或者芯片与基板之间的互连结构, 还可为芯片或基板提供热电连接. 铜材料的电阻率为0.018Ω mm2 m−1, 而锡材料的电阻率为0.113 Ω mm2 m−1,即铜材料有着更好的电导率. 铜材料的导热系数为377 W m−1 K−1, 而锡材料的导热系数为67 W m−1 K−1,即铜材料有着更好的导热性. 除此之外, 相较于锡材料, 铜材料还有更高的抗电迁移性能、更高的机械性能.

铜柱凸点的制备工艺流程如图12所示[8]. (1) 聚酰亚胺(Polyimide, PI)涂覆和显影: 在铜柱凸点和基底之间预先涂覆了一层PI以减少应力; (2) 凸点下金属层(Under Bump Metallurgy, UBM)的制作: 利用PVD技术在PI上溅射一层Ti或者TiW作为阻挡层, 以减少硅和铜之间的相互扩散, 同时增加铜种子层的结合力, 随后在阻挡层上溅射一层铜作为电镀种子层; (3) 光刻胶(Photoresist, PR)涂覆及曝光显影: 制作出需要电镀的图形; (4) 铜柱凸块的电化学沉积: 利用电镀法自下而上填充PR图形; (5) 焊料的电镀: 在铜柱顶部电沉积Ni隔离层及Sn–Ag焊料层; (6) 后续工艺: PR和UBM的去除、焊料高温回流等. 若是应用于Cu–Cu热压键合的封装工艺, 则在电镀铜柱工艺后, 省去焊料电镀, 直接去除光阻层和种子层, 即可进行热压键合工艺.

在铜柱凸点的整个制作工艺流程中, 铜柱凸块电镀是最具挑战性的环节[83]. 为了满足后续锡焊料电镀或者倒装芯片互连封装工艺, 铜柱凸块阵列对均一性要求非常严苛. 首先, 每个铜柱凸块的顶部表面需要平坦(微观均匀性), 以确保良好的焊料接触; 其次, 铜柱凸块的整体高度也需控制在一定的差异范围之内(宏观均匀性), 以利于后续CMP工艺. 工业界通常用总指示偏差(Total Indicated Runout, TIR)以及模内均匀性(Within-die Co-planarity/Uniformity, WID)来分别表示铜柱的表面平整度及高度均一性, 其具体计算方法如图13所示. 其中, TIR值表示铜柱凸块的微观平整度,凸顶铜柱的TIR为正值, 凹顶铜柱的TIR为负值; WID值表示铜柱凸块的宏观均一性, WID值越大表示芯片(Die)上的铜柱高度差异越大, 反之, WID值越小, 表示芯片上的铜柱高度越均一. 目前, 工业上为获得高质量的铜柱凸块, TIR的允许波动范围在±8%之间, 同时WID应

当前, 电化学沉积铜柱凸块的镀液体系同样主要基于酸性硫酸铜电镀, 电镀液由硫酸铜、硫酸、氯化物和微量有机添加剂组成(针对高电流密度电镀铜柱,亦有部分研究基于具有更高溶解度的甲基磺酸铜镀液体系). 研究表明[84~92], 电镀添加剂和电镀工艺条件在制备具有高均匀性的铜柱凸块电化学沉积过程中都起着重要作用.

5.2 电镀铜柱用添加剂及其作用机理

对于 镀 液 中 添 加 剂 组 分 对 铜 柱 形 貌 的 影 响 ,Chung等人[85]研究表明, 在含有三元添加剂的甲基磺酸铜体系中, 抑制剂/整平剂浓度对铜柱的形貌有较大的影响, 在一定的浓度范围内, 随着抑制剂/整平剂浓度的增加, 铜柱凸块的微观一致性(Within Feature Uni-formity, WIF)减小, 表现为铜柱趋向平整; 加速剂浓度的变化对铜柱形貌的影响较小. Han等人[82]在含有三元添加剂的硫酸铜体系中研究表明, 整平剂和加速剂的浓度变化均对铜柱凸块的表明形貌产生比较大的影响, 如图14所示, 低浓度的整平剂得到顶部粗糙的铜柱形貌, 高浓度的整平剂可以得到顶部平整的铜柱形貌;随着加速剂浓度的增加, 铜柱顶部形貌趋于平整. Li[89]等人通过合成带有不同支链的PEG分子进行铜柱凸块电镀研究, 结构表明当PEG的分子量小于1000时, 带有支链官能团的PEG分子的抑制能力要强于PEG的分子量变化, 同时电镀液的润湿能力随着PEG抑制能力的增加而增加; 带有支链的PEG分子可加速铜的沉积而得到凸顶形状, 没有支链的PEG则得到平整的形貌,如图15所示.

根据法拉第定律(Q = It = nFW/M)可知, 铜柱凸块的生产效率(即沉铜量M)与电流I和时间t有关, 即提高电镀时的电流大小(一般措施是提高电流密度大小)来提高电镀铜的生产效率. Koh等人[87]研究表明, 低电流密度水平可得到较好平整度的铜柱凸块, 高电流密度水平可得到不规则形状的铜柱, 如图16a所示. Han等人[84]研究表明, 随着电流密度的增加, 铜柱凸块的平整度逐渐变差, 如图16b所示, 当电流密度增加到8 A dm−2时, 铜柱凸块的形状呈不对称的火山口状.Luo等人[90]通过分段电流密度控制铜柱沉积的研究表明, 在低电流密度水平电镀得到凹顶的铜柱形貌, 随着电流密度的增加, 铜柱由凹顶过度到凸顶形貌, 但是分段电流密度电沉积铜柱结果表明, 铜柱凸块的凹凸形貌与底层沉积铜的形貌有关. Lee等人[93]的研究同样表明, 随着电流密度的增加, 铜柱由凹顶过度到凸顶形貌, 但是当电流密度增加值7.5 A dm−2时, 铜柱侧壁变细的颈状沉积现象出现.

作者课题组前期也报道了基于自制添加剂配方(整平剂L, 加速剂A及抑制剂S)的电镀铜柱均匀性研究[8]. 通过三元添加剂浓度的正交试验研究发现, 对于铜柱凸块的宏观均一性, 研究结果表明添加剂浓度对WID值影响较小, 其主要受电镀设备及工艺参数的影响; 而对于单个铜柱凸块的均一性, TIR值显著受三元添加剂浓度的影响, 且整平剂影响远大于加速剂及抑制剂. 对于单个铜柱凸块, 随着整平剂浓度的增加, 铜柱凸块顶部形貌逐渐由凸起变为平坦, 最终变为凹状.作者提出一种可能的解释如图15所示, 在低浓度下, 整平剂的抑制作用不足. 考虑到微孔中扩散边界层的分布, 铜离子在微孔底部中心的扩散速度快于边缘或角落的扩散速度[94], 因此, 形成了一个呈圆顶状的形状(图17a). 随着整平剂浓度的增加, 微孔底部中心处扩散的整平剂浓度略高于微孔边缘处的浓度. 这将抑制底部中心铜离子的还原, 抵消了较高浓度铜离子的益处, 最终在整个底部表面获得几乎相等的电沉积速率,形成一个平坦的铜沉积层(图17b). 随着整平剂浓度的进一步增加, 底部中心处的添加剂浓度将比底部角落处浓度高出更多, 导致底部中心的铜还原速率较底部角落处较慢, 最终导致凹状铜柱凸点轮廓的产生(图17c).

5.3 电镀铜柱发展趋势

电镀铜柱凸块技术未来发展的最大挑战为如何在保持铜柱高度形貌均一性的同时, 最大提升电镀电流密度. 现有铜柱凸块高度通常在30 μm以上(高度为80 μm以及100 μm的铜柱凸块也常见), 更高的施镀电流密 度 意 味 着 更 高 的 生 产 效 率 . 目前 , 能够 承 受10~20 A dm−2电流密度的电镀添加剂体系已在工业界得到应用, 开发能够满足20~40 A dm−2电流密度的新型高效电镀铜柱添加剂体系成为未来技术进一步突破的关键点.

6 再布线层(Redistribution Layer, RDL)电镀

6.1 RDL电镀简介

近年来, 随着先进制程中特征尺寸的不断缩小, 延续摩尔定律所需成本明显提升, 研发周期拉长, 摩尔定律迭代速度放缓. 后摩尔时代, 先进封装成为提升芯片性能的重要手段, 其中扇出型(Fan-Out)封装, 更被认为是延续和超越摩尔定律的关键技术方案. 以苹果公司2022年发布的M1 Ultra芯片为例, 其通过台积电的本地硅互连技术(Integrated Fan-out_Local Silicon Inter-connect, InFO-LSI)将两颗M1 Max芯片封装在一起实现性能的翻倍.

再布线层(Redistribution Layer, RDL)是实现扇出型封装的关键工艺技术[9,95]. 如图18所示, RDL通过晶圆级金属布线与金属凸点更改芯片设计的线路接点位置来实现. 采用RDL技术, 可以重新布局芯片I/O, 借助多层RDL互连技术, 把几十微米的芯片接点拓展到几百微米的凸点进行处理. 这样一来, 就放宽了芯片对I/O节距的要求, 从而可减少基板与元件之间的应力,提高元件的可靠性. 此外, 通过对RDL的设计, 也可以替换部分芯片内部线路的设计, 从而降低设计成本.

Cu-RDL的制备工艺如图19所示: (1) 铜种子层的制作: 通过物理气相沉积法(Physical Vapor Deposition,PVD)在绝缘层上沉积所需的阻挡层和导电种子层; (2)光阻的图形的制作: 在导电种子层上涂覆光敏聚酰亚胺(PI), 曝光显影, 制备所需图形; (3) RDL的电沉积:通过电沉积技术, 在种子层上沉积所需厚度的铜层;(4) 光刻胶的去除与种子层的蚀刻: 使用去胶液浸泡以去除光刻胶; (5) 根据封装设计的要求, 对RDL进行保护或者重复上述步骤进行多层RDL制作.

RDL电镀需要遵循如下要求[96]: 首先, 电镀层应具有均匀的厚度, 并且不同区域之间的厚度差异应尽可能小以确保电路功能和性能的稳定性. 其次, 电镀层应与基材结合牢固, 以提高机械性能, 并且同时满足特殊环境下的需求, 如耐腐蚀和耐高温等. 再次, 铜RDL电镀材料应具有高纯度, 并且在电镀过程中应尽量减少杂质含量以确保最终电路的品质. 此外, 对于电镀Cu-RDL线路, 拱形率(Profile %)通常被用作评估线路电镀质量的标准. 图20中展示了拱形率计算方法.拱形率表示弧形的最高点和最低点之间的高度之比,以百分数表示, 目前产线上, 要求电镀RDL细线的Profile % ≤ 10%.

6.2 RDL电镀添加剂

2016年, 陶氏化学公司研发了一种电镀添加剂INTERVIA 9000[97], 适用于电镀铜凸块和RDL线路. 通过300 mm晶圆测试发现, 该添加剂在RDL电镀方面表现优秀, 能够实现芯片内高度均匀性(WID)较低的拱形率, 并且在相同的电镀速率下具有几乎相同的性能.

Macdermid公司研究发现, 由于增加铜离子浓度会增加电解液的极限电流, 不利于RDL的电镀, 铜浓度越低, 限制电流越低, 这将使RDL线路电镀均匀性提升;电镀添加剂在实现整体均匀性、间隙填充和控制凸点形状方面起着关键作用.

6.3 RDL电镀发展趋势

随着全球半导体产业的快速发展, 用户对多功能、高性能、轻薄化电子产品的需求越来越大, 促使电子器件集成密度相应的不断提高. 然而, 随着封装密度的不断提高, 负责电气互连的金属铜线宽线距(L/S)亦不断缩小. 在RDL中, 当L/S收缩到10/10 μm甚至2/2 μm时, 精细铜线与硅基底及模塑料之间的热膨胀系数不匹配, 会对RDL线产生显著的应力, 并导致RDL线路在热循环试验中产生微细裂纹从而失效[98].Cu-RDL中线路常见的微细裂纹失效图如图21所示. 因此, 在后摩尔时代, 如何强化精细铜线路的强度, 从而提高微电子器件可靠性变得尤为关键.

微电子行业金属铜线路的制作主要利用的是酸性硫酸盐电镀进行加工, RDL上镀铜层的质量与镀铜液中添加剂息息相关. 近年来, 为了获得晶圆片上高质量的RDL线路与铜凸块, 人们主要对添加剂进行了研究. 随着RDL线路变细、凸块尺寸变小, 其对电镀溶液中起关键作用的添加剂成分的研发和改进就显得非常重要, 镀液中添加剂的优选、配比、工艺参数的优化等一直是研究的重点.

为了提升微细RDL线路铜金属强度, 常规的细晶强化由于存在大量晶界从而阻碍电子传输, 导致RDL线路导电率大幅下降(如图22a所示). 2004年, 中科院金属研究所卢柯院士研究团队[100]首次报道了在金属晶粒内部引入纳米级的孪晶片层结构(如图22b所示). 得益于孪晶界共格低能的特殊物理性能, 纳米孪晶铜在展示优异力学性能(如强度、塑性、加工硬化、断裂性能等)的同时保持良好的电学性能(电导率和抗电迁移等).

如何实现纳米孪晶结构材料的可控制备是一个挑战, 卢柯院士团队报道了利用脉冲电解沉积技术制备了等轴晶粒的纳米孪晶Cu材料[101]. 研究表明所制得的纳米孪晶铜在保证较低电阻率和良好塑性的同时,比粗晶铜和纳米晶铜具有更高的强度(如图22c和22d所示).

由于脉冲电镀的峰值电流密度较大, 长时间稳定的沉积纳米孪晶铜箔通常比较困难[102]. 与此相比, 直流电沉积技术可以提高电流效率, 同时获得所需厚度的纳米孪晶铜箔. 因此, 为了更好地应用纳米孪晶铜于微电子封装领域, You等人[103]在2011年使用明胶添加剂和直流电解沉积技术成功制备了优异取向的纳米孪晶Cu材料. 扫描电子显微镜及其背散射电子技术观察表明, 该纳米孪晶Cu具有等轴状晶粒, 晶粒尺寸处在微米级, 并且在截面内呈现柱状结构, 长径比约为10. 这种晶粒形态内部存在高密度的孪晶片层结构,其中大多数具有沉积方向的择优分布. 另一方面, Liu等人[9]对不同转速和电流密度的纳米孪晶铜电沉积进行了研究, 成功地制备出含有纳米孪晶结构的铜凸块.Huang等人[104]研究了添加剂噻唑啉基二硫代丙磺酸钠(SH110)和明胶复配后对纳米孪晶铜表面粗糙度、微观结构、力学性能和填充能力的影响. 随着SH110浓度的增加, 表面粗糙度和晶粒尺寸先减小后增大,在10 ppm时达到最小值. 通过这种条件下制备所得的铜箔强度与未添加SH110的铜箔相比, 有明显的改善,说明 SH110与明胶能够很好地配合填充RDL线路.

目前无论是脉冲电解沉积还是直流电解沉积, 研究重心都聚焦于电镀工艺参数对纳米孪晶结构的影响. 对于影响金属铜沉积结构的另一关键因素–电镀铜添加剂的研究少见报道. 大量研究表明, 铜镀液体系中添加剂的使用能够极大改变金属沉积层的结晶取向及晶粒大小. 而目前已报道的纳米孪晶铜电镀添加剂主要在明胶体系中扩展研究, 其存在的问题是明胶原材料来源多样, 制备方法不一, 体系中杂质组分难以管控, 对实际工业应用带来管理困难. 因此, 研究者们开始研发新型纳米孪晶铜添加剂. 2022年, Macdermid公司公开申请发明专利, 成功研发出一种能够有效电镀纳米孪晶铜的添加剂.

未来, 随着互联网、物联网、5G等领域的不断发展对于微电子产品的要求越来越高, 基于纳米孪晶铜的RDL技术将大有作为. 它可以为微电子器件提供更高速率、更低功耗的数据传输, 并可以保证器件的可靠性和长期稳定性. 因此, 纳米孪晶铜的RDL技术将会成为微电子产业中不可或缺的重要环节, 其性能的不断提升也必然会引领着微电子装备的技术进步和产业发展方向.

7 总结与展望

电镀铜作为一种高可靠性电气互连技术是现代微电子工业制造核心工艺之一. 其应用从上游的芯片制造一直贯穿到中游的先进封装及下游的印制线路板生产, 在国民经济和社会发展中占据重要地位. 本文以芯片制造相关金属铜沉积工艺为出发点, 总结了电子电镀铜化学中关键添加剂组分及其作用原理, 并详细介绍了电镀铜在大马士革、硅通孔、铜柱及再布线层制备四种芯片制造核心工艺中的应用需求、工艺流程及未来技术发展趋势.

中国是电子电镀制造大国, 但遗憾的是由于早期对电子电镀工艺重视不够, 我国在芯片制造等高端电子电镀领域内落后于以美、德、日为代表的外资公司. 但近年来随着我国相关科研院所及行业公司在高端电子电镀领域研究的持续努力和不断深入, 目前在高端电子电镀设备、基材和关键添加剂体系开发上都取得了良好的进展. 以本文关注的芯片制造用电镀铜添加剂为例, 欲早日全面突破外资技术壁垒, 以下几个方面值得持续关注和努力:

(1) 一代技术依赖于一代工艺, 一代工艺依赖一代材料. 随着芯片制程不断向3 nm乃至接近物理尺寸极限的1 nm挺进, 芯片互连工艺与先进封装技术亦需要随之不断演化发展. 例如, 随着7 nm 以下的技术节点的量产, 具有更小尺寸效应的Co、Rh、Ru等金属的大马士革电镀以取代传统铜互连结构变得越来越受关注, 开发与之配套的高性能电镀添加剂体系极为迫切;另一方面, 如第6节所述随着RDL线路不断精细化, 如何强化RDL细铜线路亦变得尤为关键. 因此, 开发能够满足电子电镀要求的纳米孪晶铜电镀添加剂成为新兴研究方向.

(2) 高端电子电镀铜用添加剂构效关系的深入研究. 高端电子电镀添加剂尤其是整平剂, 由于保密原因公开报道的不多. 欲开发性能优异的电镀铜添加剂体系, 必须深入研究添加剂分子的构效关系, 从而能够针对大马士革、硅通孔、铜柱电镀、再布线层等不同芯片工艺流程的电镀需求, 专门性设计开发具有不同结构的添加剂分子, 以更好满足下一代产品应用需求.

(3) 电镀铜添加剂作用机理的持续探索. 目前, 研究者们已经成功提出部分添加剂作用理论模型用于解释大马士革、硅通孔电镀铜的超等角或者完全自底向上的填充. 然而, 不同电镀铜工艺中添加剂组分不一,电镀操作工艺参数变化多样, 目前难以以单一理论模型解释不同电镀铜工艺中的现象和结果. 针对高端电镀铜添加剂作用机理的持续探索, 有利于对我国自主开发高性能芯片电镀铜添加剂提供理论指导.

(4) 校企联合, 加强产学研合作. 芯片制造相关电子电镀具有较高的研究门槛. 科研院所中从事电子电镀的研究者通常具有扎实的基础研究功底, 然而欠缺对产业界前沿产品技术需求的敏感度, 同时缺乏研究所需的晶圆测试片或电镀机台等测试平台; 企业研发人员熟悉不同电镀工艺要求, 但通常欠缺添加剂作用机理研究及添加剂分子设计合成能力, 难以独立完成高性能电镀铜添加剂开发. 因此, 加强校企合作, 优势互补, 将对新型高效电镀铜添加剂的开发具有明显促进作用.

来源：半导体封装工程师之家