摘要：描述：合成周期的自动化与基于脚本的控制,包括应用约束的定义。除了完整的合成约束的准确文档之外，还能够有助于在相同条件下变更(V)HDL源代码之后再现网表。

E.30 基于脚本的方法

目的：结果可重复性与合成周期的自动化。

描述：合成周期的自动化与基于脚本的控制,包括应用约束的定义。除了完整的合成约束的准确文档之外，还能够有助于在相同条件下变更(V)HDL源代码之后再现网表。

E.31 测试结构的实施

目的:设计可测试的ASIC.以保证最终产品测试。

描述:可测试性设计能够设计出易于测试的电路.这可通过实现不同的测试结构来实现。例如:

一一扫描路径:在扫描技术中,或是全部(全扫描设计)或是触发器(部分扫描设计)被连接在一个单链或是多链以构建一个移位寄存器链。扫描路径允许自动生成电路的整个逻辑的测试模板。生成测试模板的工具被称为ATPG(自动测试模板生成器)。实现扫描路径能够极大提升电路的可测试能力,在适当努力下能够实现大于98%的测试覆盖率，因而建议在可能的情况下实现全扫描路径。

——NAND树:在NAND树中.电路的所有主要输人以级联方式连接以构建链。应用适当的测试模板(“漫步仪(walking bit)")就可以测试输入的切换行为(时序与触发电平)。NAND树提供直接方式以描述主要输人特性。如果不能以其他方式测试电路的切换行为,建议实现

——内置式自测试(BIST):实现片上测试模式生成器就可有效执行电路自测试(特别是嵌入式存储器的自测试)。依靠应用伪随机测试模板并评估实现电路结构的签名,BIST能够自动验证电路结构，BIST被建议用作存储器测试的附加方法，扫描路径测试能够被BIST代替

——静电流测试(IDDQ测试):静态的CMOS电路主要在切换事件期间消耗电流。因此,只要测试模板保持不变，一个无缺陷电路消耗小到可以忽略不计量的电流(

——边界扫描:该测试用于验证下述内容:根据JTAG标准进行印刷电路板上组件互连。相同的理念可用于验证芯片级模块的互连。边界扫描主要推荐用于提升印刷电路板的可测试能力。

来源：小黄科技每日一讲