摘要：在算力需求爆发的当下，英伟达GPU成为人工智能浪潮的核心引擎，而其背后的先进封装技术CoWoS也随之走入大众视野。

前言：

在算力需求爆发的当下，英伟达GPU成为人工智能浪潮的核心引擎，而其背后的先进封装技术CoWoS也随之走入大众视野。

然而，市场对CoWoS的需求早已超出供应能力，即便台积电将产能提升两倍以上，仍难以填补缺口。

于是CoPoS、CoWoP、FOPLP等新兴技术纷纷登场，一场关于封装技术的竞逐赛正在全球半导体产业上演。

作者 | 方文三

图片来源 | 网 络

CoWoS：算力狂欢下的[甜蜜烦恼]

CoWoS（Chip-on-Wafer-on-Substrate）作为当前高端芯片封装的主流技术，其核心价值在于通过2.5D或3D结构实现芯片的高密度集成。

在技术原理上，CoWoS将芯片堆叠后封装于基板之上，这种设计能显著节省空间、降低功耗，同时提升数据传输效率，完美适配AI芯片对高算力、低延迟的需求。

台积电作为CoWoS技术的主导者，近年来一直在产能扩张上全力以赴。

数据显示，2024年底台积电CoWoS月产能将达到约3.5万片，全年产量预计为30至32万片；到2025年底，月产能计划提升至6万片以上。

2022-2026年间，CoWoS产能的年复合增长率预计将超过50%。

即便如此，台积电董事长魏哲家仍坦言，市场需求远超供应能力。

产能紧张直接传导至市场价格。为应对需求激增，台积电正考虑将CoWoS封装工艺价格上调10%至20%。

从云端数据中心的GPU集群到边缘计算设备，几乎所有算力密集型场景都对CoWoS封装的芯片有着强烈需求。

亚马逊AWS通过合作伙伴Alchip预定5万片，Marvell为AWS与微软设计的客制化芯片预定5.5万片，联发科则为谷歌TPU专案预留2万片产能，订单排期已排至数年之后。

从技术演进来看，台积电的CoWoS正沿着[CoWoS-S→CoWoS-L]的路径升级。

但无论是CoWoS-S还是CoWoS-L，都面临着难以突破的瓶颈：圆形晶圆的面积利用率有限，硅中介层和ABF基板成本高昂；

且随着芯片功率密度提升，散热和信号传输效率逐渐逼近物理极限。

当CoWoS的产能扩张速度跟不上AI算力的增长需求，当技术参数触达天花板，产业界不得不将目光投向更具颠覆性的下一代封装技术。

CoPoS：从晶圆到面板的系统互联路径革新

在台积电的技术蓝图中，CoPoS（Chip-on-Panel-on-Substrate）被确立为CoWoS的下一代接班人，计划逐步取代CoWoS-L，成为高端芯片封装的主流平台。

从名称上看，CoPoS仅是将CoWoS中的[晶圆（Wafer）]替换为[面板（Panel）]，但这一字之差背后，是一场涵盖材料、工艺与设备的系统性革新。

基板形态的变革是CoPoS最直观的突破。传统CoWoS基于圆形晶圆进行封装，而CoPoS采用方形面板作为载板，这一变化带来了显著的产能提升。

当前大型AI芯片的封装面板尺寸通常限制在510×515毫米，尽管更大尺寸会增加曝光等工艺的复杂度。

但相较于12寸晶圆，方形面板的面积利用率大幅提高，单次封装可处理更多芯片，显著缓解产能压力。

材料创新是CoPoS实现突破的核心支撑。为应对封装面积与功率密度的持续提升，台积电引入了玻璃基板与玻璃通孔（TGV）技术。

玻璃材料具备卓越的平整度、热稳定性及垂直互连能力，既能优化散热性能，又能提升互连设计的灵活性。

同时，硅中介层可替换为玻璃中介层或板级封装RDL（重布线层）材料，BT基板被玻璃基板替代，这些材料变革为高密度集成奠定了基础。

CoPoS通过优化RDL中介层（CoWoS-R/CoWoS-L）及玻璃芯基板上的RDL（玻璃版FC-BGA），实现了系统互联路径的革新。

产业界认为，CoPoS的意义不仅在于技术参数的提升，更标志着芯片系统设计范式的转变——将半导体集成逻辑从晶圆级思维拓展至面板级维度。

当AI芯片的算力需求从[千卡级]向[千卡级]跃升，这种范式转变将为更大规模的芯片集成提供可能，成为突破算力瓶颈的关键抓手。

台积电对CoPoS的布局早已付诸行动。其计划在嘉义AP7厂区建立新一代先进封装技术CoPoS的量产工厂，目标是到2028年底或2029年启动量产。

嘉义AP7厂区将分阶段建造8条生产线单元，其中P4厂房专用于CoPoS量产。

CoWoP：去基板化的成本革命

在CoPoS之外，另一种名为CoWoP的技术路线正以[颠覆者]的姿态出现。

CoWoP开创了全新的技术路径，在完成芯片-晶圆中介层制造后，直接将中介层安装于PCB（或称平台PCB）上，摒弃了CoWoS工艺中将中介层绑定至ABF基板的步骤，形成[芯片-硅中介层-PCB]的集成结构。

这种[去基板化]设计带来了显著的成本优势。

在传统CoWoS结构中，封装基板占总成本的40%以上；

而CoWoP完全省略了这一昂贵组件，同时省去了BGA焊球和封装盖，使整体成本降低30%-50%。

更重要的是，这一设计规避了基板成本随技术迭代逐代上升的压力，为AI芯片的大规模应用提供了成本可控的解决方案。

传统封装中，信号需经中介层、封装基板再到主板，路径较长且损耗较大；

而CoWoP直接连通中介层与PCB，信号路径更短、更直接。

这一优化对PCIe 6.0或HBM3等高速接口而言至关重要，能显著提升带宽利用效率并减少延迟；

大幅降低NVLink和HBM通信损耗，提升数据传输效率的同时延长传输距离。

在热管理方面，CoWoP的无盖设计（Lidless）让散热器可直接接触GPU裸片，液冷、热管或直触式冷头等热管理技术更容易贴合芯片结构，这在处理高功耗AI芯片时尤为实用。

供电损耗的减少也降低了热量产生，双重优化使CoWoP在散热性能上优于传统封装。

然而，CoWoP的推广并非易事。摩根大通指出，该技术面临核心难题：目前仅有苹果公司应用mSAP或SLP PCB技术，且其产品具备更大的节距尺寸与更小的PCB板面积。

PCB板的载流能力、稳定性以及大规模量产的良率控制，都是CoWoP走向商业化必须跨越的门槛。

尽管存在挑战，CoWoP的技术思路仍为行业提供了重要启示：通过简化结构、优化路径实现性能与成本的平衡，或许是突破封装技术瓶颈的另一条有效路径。

随着AI芯片对成本敏感度的提升，这种[减法思维]可能会在未来的技术竞争中占据一席之地。

FOPLP：面板级封装的规模化突围

当CoWoS、CoPoS、CoWoP在高端芯片封装领域激烈竞逐时，另一种面板级封装技术FOPLP（Fan-Out Panel Level Packaging）正凭借规模化优势快速崛起，被视为CoWoS的潜在继任者。

FOPLP的技术根源可追溯至FOWLP（扇出型晶圆级封装），2004年英飞凌提出FOWLP概念，2009年实现量产，但该技术主要用于手机基带芯片，市场迅速饱和。

FOWLP基于圆形晶圆进行封装，由于晶圆形状为圆盘状，边缘区域难以充分利用，导致芯片放置面积较小。

为突破这一局限，行业衍生出FOPLP，两者英文缩写差异仅在于P（面板）与W（晶圆），但关键区别体现在尺寸和利用率上。

尺寸与利用率优势是FOPLP的核心竞争力。FOPLP采用方形大尺寸面板作为载板，而非8寸或12寸晶圆。

以600mm×600mm面板为例，其面积是12寸晶圆载板的5.1倍，单片产出芯片数量大幅增加。

同时，FOPLP的面积利用率超95%，显著优于传统晶圆级封装的85%，同等面积下面板可多容纳1.64倍芯片。

基板面积增大持续降低成本，200mm向300mm过渡节约25%成本，300mm向板级封装过渡更可节约66%成本。

在生产效率上，FOPLP同样表现突出。

FOWLP因光罩尺寸有限，需拼接曝光，效率低下且良率低，影响产能；

而FOPLP单次曝光面积可达FOWLP的4倍以上，效率高、良率高，产能显著提升。

这种高效量产能力使其能快速响应AI算力设备的爆发性需求，PCB扩产周期仅需6-12个月，远低于传统基板的2年。

从行业动态来看，FOPLP的商业化进程正在加速。

马斯克宣布跨界进军先进封装领域，瞄准FOPLP技术，其旗下SpaceX计划在美国得克萨斯州建设自有FOPLP产能，封装基板尺寸达到业界最大的700mm×700mm。

封测巨头日月光斥资2亿美元采购设备，在高雄工厂建立产线，2024年底启动FOPLP试生产，2025年底建设600x600mm新产线并计划2026年送样客户认证。

三星在先进节点中积极应用FOPLP技术，其用于可穿戴设备的Exynos W920处理器结合了5纳米EUV工艺与FOPLP方案；谷歌已在Tensor G4芯片中采用三星的FOPLP技术；

AMD、英伟达等公司正与台积电及OSAT供应商合作，计划将FOPLP整合至其下一代芯片产品。

中国大陆厂商也在积极布局FOPLP领域，华润微电子、成都奕斯伟、中科四合等已进入该领域，部分具备量产能力。

市场前景方面，Yole预测2022年FOPLP市场规模约为4100万美元，未来五年内有望实现32.5%的显著复合年增长率，预计到2028年将攀升至2.21亿美元。

另一数据显示，2022年FOPLP市场规模约11.8亿美元，预计2026年将增至43.6亿美元，不同统计口径下的高增长预期，凸显了FOPLP的巨大潜力。

随着技术成熟，FOPLP在高端领域的渗透有望加速，与CoPoS、CoWoP形成多技术路线竞争的格局。

结尾：

在算力需求呈指数级增长的今天，封装技术已不再是芯片制造的[后端环节]，而是决定算力天花板的战略前沿。

不同技术路线的探索，本质上是在寻找算力需求与商业化落地之间的最优解。

CoWoS虽性能卓越但成本高昂，CoWoP通过简化结构降低成本，CoPoS和FOPLP则依托面板级优势实现规模效应。

对于AI芯片而言，性能决定上限，成本决定下限，先进封装技术必须在两者之间找到平衡点。

而技术的迭代永无止境，CoPoS和FOPLP或许不是终点，更前沿的封装技术正在孕育之中，等待着在算力时代的舞台上绽放光彩。

部分资料参考：芯师爷：《如何破除对先进制程的依赖？先进封装是出路之一从CoWoS 到 CoPoS》，More Than Semi：《CoWoS的下一代是CoPoS还是CoWoP？》，晶上世界：《台积电CoWoS的接班人：CoPoS》，电子发烧友网：《最近大火的CoWoP跟CoWoS、CoPoS有什么区别？》，半导体产业纵横：《CoWoS，劲敌来了》，深观启元：《CoWoP｜替代CoWoS的新一代封装技术》，半导体行业观察：《FOPLP来袭，CoWoS压力大增》

来源：AI芯天下