摘要：一、集成电路封测概况从集成电路行业发展历史来看，早期的集成电路企业大多选择纵向一体化(IDM)的组织架构，即企业内部可完成设计、制造、封装和测试等所有集成电路生产环节。这样的组织架构使得 IC 企业具有技术转化效率高、新产品研制 时间较短等优势，但同时也有资产
集成电路封测行业发展概况
一、集成电路封测概况
从集成电路行业发展历史来看，早期的集成电路企业大多选择纵向一体化(IDM)的组织架构，即企业内部可完成设计、制造、封装和测试等所有集成电路生产环节。这样的组织架构使得 IC 企业具有技术转化效率高、新产品研制 时间较短等优势，但同时也有资产投入重、资金需求量大、变通不畅等缺点。
20 世纪 90 年代，随着全球化进程加快、国际分工职能深化，以及集成电路制程难度的不断提高，集成电路产业链开始向专业化的分工方向发展，逐渐形成了独立的半导体设计企业、晶圆制造代工企业和封装测试企业。
集成电路芯片对使用环境具有较高的要求，不能长时间裸露在外部环境中。
空气中的杂质、腐蚀性气体甚至水蒸气都会腐蚀集成电路芯片上的精密蚀刻电路，导致性能下降或者失效。为了防止外部环境对芯片的损害，就必须用特定工艺将集成电路芯片包裹起来。集成电路封装，就是用特定材料、工艺技术对芯片进行安放、固定、密封，保护芯片性能，并将芯片上的接点连接到封装外壳上，实现芯片内部功能的外部延伸。集成电路芯片封装完成后，需要进行性能测试，以确保封装的芯片符合性能要求。通常认为，集成电路封装主要有电气特性的保持、芯片保护、应力缓和及尺寸调整配合四大功能。
根据《中国半导体封装业的发展》，迄今为止全球集成电路封装技术一共经历了五个发展阶段。
当前，全球封装行业的主流技术处于以 CSP、BGA 为主的第三阶段，并向以系统级封装(SiP)、倒装焊封装(FC)、芯片上制作凸点 (Bumping)为代表的第四阶段和第五阶段封装技术迈进。
20 世纪 70 年代开始，随着半导体技术日益成熟，晶圆制程和封装工艺进步日新月异，一体化的 IDM 公司逐渐在晶圆制程和封装技术方面难以保持技术先进性。为了应对激烈的市场竞争，大型半导体IDM 公司逐步将封装测试环节剥离，交由专业的封测公司处理，封测行业变成集成电路行业中一个独立子行业。
二、全球集成电路封测产业状况
在半导体产业转移、人力资源成本优势、税收优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移，目前亚太地区占全球集成电路封测市场80% 以上的份额。根据市场调研机构 Yole 统计数据，全球集成电路封测市场长期保持平稳增长，从 2011 年的 455 亿美元增至 2020 年的 594 亿美元，年均复合增长率为 3.01%。
三、我国集成电路封测产业状况
同全球集成电路封测行业相比，我国封测行业增速较快。根据中国半导体行业协会统计数据，2009 年至 2020 年，我国封测行业年均复合增长率为15.83%。2020 年我国封测行业销售额同比增长 6.80%。
同集成电路设计和制造相比，我国集成电路封测行业已在国际市场具备了较强的竞争力。2020 年全球前 10 名封测龙头企业中，中国大陆地区已有 3 家企业上榜，并能够和日月光、安靠科技等国际封测企业同台竞争。随着我国集成电路国产化进程的加深、下游应用领域的蓬勃发展以及国内封测龙头企业工艺 技术的不断进步，国内封测行业市场空间将进一步扩大。
集成电路封测行业发展趋势
一、集成电路进入“后摩尔时代”，先进封装作用突显
在集成电路制程方面，“摩尔定律”认为集成电路上可容纳的元器件的数目，约每隔 18-24 个月便会增加一倍，性能也将提升一倍。长期以来，“摩尔定律”一直引领着集成电路制程技术的发展与进步，自 1987 年的 1um制程至 2015 年的14nm 制程，集成电路制程迭代一直符合“摩尔定律”的规律。但 2015 年 以后，集成电路制程的发展进入了瓶颈，7nm、5nm、3nm 制程的量产进度均落后于预期。随着台积电宣布2nm 制程工艺实现突破，集成电路制程工艺已接近物理尺寸的极限，集成电路行业进入了“后摩尔时代”。
“后摩尔时代”制程技术突破难度较大，工艺制程受成本大幅增长和技术 壁垒等因素上升改进速度放缓。根据市场调研机构 IC Insights 统计，28nm 制程节点的芯片开发成本为 5,130 万美元，16nm 节点的开发成本为 1 亿美元，7nm 节点的开发成本需要 2.97 亿美元，5nm 节点开发成本上升至 5.4 亿美元。由于集成电路制程工艺短期内难以突破，通过先进封装技术提升芯片整体性能成为了集成电路行业技术发展趋势。
近年来，先进封装的技术发展方向主要朝两个领域发展：
二、先进封装将成为未来封测市场的主要增长点
随着 5G 通信技术、物联网、大数据、人工智能、视觉识别、自动驾驶等应用场景的快速兴起，应用市场对芯片功能多样化的需求程度越来越高。在芯片制程技术进入“后摩尔时代”后，先进封装技术能在不单纯依靠芯片制程工艺实现突破的情况下，通过晶圆级封装和系统级封装，提高产品集成度和功能多样化，满足终端应用对芯片轻薄、低功耗、高性能的需求，同时大幅降低芯片成本。因此，先进封装在高端逻辑芯片、存储器、射频芯片、图像处理芯片、 触控芯片等领域均得到了广泛应用。根据市场调研机构 GIA 统计数据，中国先进封装市场规模到 2026 年将达到 76 亿美元，年复合增长率为 6.2%，相比于其 他国家增长最快。
根据市场调研机构 Yole 预测数据，全球先进封装在集成电路封测市场中所占份额将持续增加，2019 年先进封装占全球封装市场的份额约为 42.60%。2019 年至 2025 年，全球先进封装市场规模将以 6.6%的年均复合增长率持续增长，并在 2025 年占整个封装市场的比重接近于 50%。与此同时，Yole 预测 2019 年至 2025 年全球传统封装年均复合增长率仅为 1.9%，增速远低于先进封装。
三、系统级封装(SiP)是先进封装市场增长的重要动力
系统级封装可以把多枚功能不同的晶粒(Die，如运算器、传感器、存储器)、不同功能的电子元器件(如电阻、电容、电感、滤波器、天线)甚至微机电系统、光学器件混合搭载于同一封装体内，系统级封装产品灵活度大，研发成本和周期远低于复杂程度相同的单芯片系统(SoC)。
以 2015 年美国知名企业推出的可穿戴智能手表为例，其采用了日月光的系统级封装，将 AP 处理器、SRAM 内存、NAND 闪存、各种传感器、通讯芯片、功耗管理芯片以及其他被动电子元器件均集成在一块封装体内。
通过系统级封装形式，此可穿戴智能产品在成功实现多种功能的同时，还满足了终端产品低功耗、轻薄短小的需求。
根据市场调研机构 Yole 统计数据，2019 年全球系统级封装规模为 134 亿美元，占全球整个封测市场的份额为 23.76%，并预测到 2025 年全球系统级封装规模将达到 188 亿美元，年均复合增长率为 5.81%。
在系统级封装市场中，倒装/焊线类系统级封装占比最高，2019 年倒装/焊线类系统级封装产品市场规模为 122.39 亿美元，占整个系统级封装市场的 91.05%。根据 Yole 预测数据，2025 年倒装/焊线类系统级封装仍是系统级封装主流产品，市场规模将增至 171.77 亿美元。
现阶段，以智能手机为代表的移动消费电子领域是系统级封装最大的下游应用市场，占了系统级封装下游应用的 70%。根据 Yole 预测，未来 5 年，系统级封装增长最快的应用市场将是可穿戴设备、Wi-Fi 路由器、IoT 物联网设施以 及电信基础设施。尤其随着 5G 通讯的推广和普及，5G 基站对倒装球栅阵列 (FC-BGA)系统级封装芯片的需求将大幅上升，未来 5 年基站类系统级芯片市场规模年均复合增长率预计高达 41%。
四、高密度细间距凸点倒装产品(FC)类产品在移动和消费市场发展空间较大
所谓“倒装”是相对于传统的金属线键合连接方式(Wire Bonding，WB) 而言的。传统 WB 工艺，芯片通过金属线键合与基板连接，电气面朝上;倒装芯片工艺是指在芯片的 I/O 焊盘上直接沉积，或通过 RDL 布线后沉积凸点(Bumping)，然后将芯片翻转，进行加热，使熔融的焊料与基板或框架相结合， 芯片电气面朝下。与 WB 相比，FC 封装技术的 I/O 数多;互连长度缩短，电性能得到改善;散热性好，芯片温度更低;封装尺寸与重量也有所减少。与应用 FC 技术的 SiP 芯片不同，FC 芯片的沉积凸点(Bumping)更多，密度更大，大 大减小了对面积的浪费。相比应用 FC 技术的 SiP 芯片来说，FC 芯片有着诸多 的优势，比如更小的封装尺寸与更快的器件速度。
据 Yole 数据，2020 年至 2026 年，先进封装收入预计将以 7.9%的复合年增长率增长。到 2026 年，FC-CSP(倒装芯片级尺寸封装)细分市场将达到 100 亿 美元以上。这些封装解决方案主要用于基带、射频收发器、存储器和一些 PMIC 应用。按收入细分，移动和消费市场占 2019 年先进封装总收入的 85%，Yole 预 计到 2025 年复合年增长率为 5.5%，占先进封装总收入的 80%。而 FC-CSP 封装在移动和消费市场中占有一席之地，主要用于 PC、服务器和汽车应用中使用的 智能手机 APU、RF 组件和 DRAM 设备。
五、扁平无引脚封装产品(QFN/DFN)产品仍拥有较大容量的市场规模 QFN/DFN 封装形式虽属于中端封装类型，但市场容量较大，短期内被替代的可能性较低。QFN/DFN 类产品有以下优点:
A、物理层面:体积小、重量轻、效率高
以输入输出(I/O)脚数为 24 脚举例，将低端的 DIP(Dual inline package) 和 SOP(Small outline package)与中端的 QFN 做个粗略的对比:
从封装效率(芯片面积与封装面积之比值趋向 1 为高效率)看，低端的 DIP 封装效率只有 0.05-0.1 非常低，SOP 封装效率为 0.1-0.2，而中端的 QFN 封装效 率可以做到 0.3-0.4，无散热焊盘的 QFN 甚至可以做到 0.5，间接说明 QFN 封装相比传统封装具有更高的封装效率。
B、品质层面:散热性能强、电性能好、可靠性强
QFN 封装的底部中央位置通常有一个大面积裸露焊盘用来导热，这个焊盘可做直接散热通道，用于传导封装体内芯片工作产生的热量;焊盘经过表面贴装后直接焊接在电路板(PCB)上，PCB 散热孔可以把多余的功耗扩散到铜接 地板中吸收多余的热量，极大提升了芯片的散热性。QFN 封装不同于具有鸥翼状引脚的传统 DIP 或 SOP 封装，QFN 封装经过表面贴装后管脚与 PCB 焊盘之间 的导电路径短，自感系数和封装体内的布线电阻很低，所以它也可以提供良好的电性能。QFN 封装使用的载体多为平面设计金属框架，采用精准可控的蚀刻 方式生产制造，因此具有框架表面处理方式多样化、结构设计多样化的特点， 且搭配属性相吻合的塑封材料，可以改进、增强封装体内部各界层的结合力，阻止外部湿气进入产品内部造成芯片失效，增强产品可靠性;且 QFN 封装本身 采用的就是金属载体不存在类似基板封装有吸收水汽的风险，因此 QFN 封装较 传统的 DIP、SOP 甚至 BGA、LGA 封装都可以具有更好的可靠性表现。
C、具备更高的性价比
如果单纯比较价格，QFN 相对于传统的 DIP/SOP 封装更高，但低于 BGA 类封装;从性价比角度，QFN 具备更高的性价比。在低端性能芯片的红海市场，由于成本压力过大设计公司还会选择传统的 DIP、SOP 封装;但是在中端性能芯片的市场上，设计公司则往往会选择可造性强、成本合适的 QFN 封装，更高端性能的芯片维持 BGA 或 CSP 封装。从实际案例来看，大型芯片设计公司在市场推广的时候往往会 QFN 和 BGA 两套封装方案同时推出(在芯片可使用 QFN 和 BGA 两种封装条件下)，而 QFN 价格比 BGA 更低。
QFN 封装目前覆盖的芯片制造工艺范围非常广，28nm 工艺制造的芯片也有成功的大规模量产经验， QFN 封装是一种极具适用能力强、结构简单、高性价比的封装形式，在短期内出现替代封装的可能性不高。此外，QFN 封装也在向大尺寸、模组化进行发展。结合 QFN 的优点，整体而言，QFN 在中端、中高端 芯片领域具备更广泛应用的能力。
六、微机电系统传感器(MEMS)
微机电系统在近些年应用越来越广泛，随着传感器、物联网应用的大规模 落地，MEMS 封装也备受关注。
目前 MEMS 封装市场规模在 27 亿美元左右，2016~2022 年间将会维持 16.7% 的年复合增长率高速增长。其中 RF MEMS 封装市场是主要驱动，2016~2022 年间，年复合增长率高达 35.1%。
行业内发展的有利因素和不利因素
一、有利因素
（一）国家产业政策的支持
2014 年 6 月，国务院发布《国家集成电路产业发展推进纲要》，明确集成电路产业未来几年的发展目标，提出到 2030 年我国集成电路产业链达到国际先进水平，一批企业进入国际第一发展梯队，实现跨越发展。2020 年 8 月，国务院 再次印发《新时期促进集成电路产业和软件产业高质量发展的若干政策》，从财税、投融资、研发政策、进出口政策等多个维度支持先进封装测试企业。
2019 年，国家发改委发布《产业结构调整指导目录(2019)》，鼓励类产业中包括球栅阵列封装(BGA)、插针网格阵列封装(PGA)、芯片规模封装 (CSP)、多芯片封装(MCM)、栅格阵列封装(LGA)、系统级封装(SiP)、 倒装封装(FC)、晶圆级封装(WLP)、传感器封装(MEMS)等先进封装与测试。
二、集成电路产业转移为国内封测行业带来发展机遇
从集成电路历史进程看，全球范围完成两次明显产业转移:第一次为 20 世 纪 70 年代从美国转向日本，第二次为 20 世纪 80 年代从日本转向韩国与中国台湾地区。近年来，中国大陆地区迎来集成电路行业第三次产业转移。美国集成 电路制造业产能已从 1980 年的 42%，跌至 2018 年的 12.8%。而我国大陆地区晶圆产能占全球比重已从 2011 年的 9%，提升至 2020 年的 18%。根据 SEMI 预测， 2020-2025 年中国大陆地区晶圆产能占全球比例将从 18%提高至 22%，年均复合增长率约为 7%。随着集成电路制造业向我国大陆地区逐渐转移，集成电路封测行业作为晶圆制造产业链下游环节，将受益于晶圆产能转移所带来的封装测试 市场需求传导。
三、 “后摩尔时代”对先进封装依赖增加
随着下游应用领域对集成电路芯片的功能、能耗及体积要求越来越高，集成电路技术发展形成了两个方向:单芯片系统(SoC, System on Chip)和系统级封装(SiP，System in Package)。其中单芯片系统(SoC)是从设计和晶圆制造角度出发，将系统所需的组件和功能集成到一枚芯片上;系统级封装(SiP)则是从封装角度出发，将不同功能的芯片和元器件组装到一个封装体内。2015 年之后，随着晶圆制程开发难度的加大，以及高端制程制造成本的陡然提升，集成电路制造行业步入“后摩尔时代”。在“后摩尔时代”，同单芯片系统 (SoC)相比，系统级封装(SiP)开发成本较低、开发周期较短、集成方式灵活多变，具有更大的设计自由度。针对有更多功能、更高频率、更低功耗需求 的应用市场，包括 5G 通信用的射频前端、物联网用的传感器芯片、智能汽车用 的功率芯片等，系统级封装(SiP)具有较为显著的优势，下游应用领域对先进 封装的依赖程度增加，先进封装企业迎来更好的发展机遇。
二、不利因素
（一）技术和工艺更新速度较快
集成电路封测行业是较为典型的技术密集型行业，技术和工艺更新迭代速度较快。自 20 世纪 70 年代起，目前集成电路封测技术已经发展到第五阶段， 核心技术包括微电子机械系统封装(MEMS)、晶圆级系统封装-硅通孔(TSV)、 倒装焊封装(FC)、表面活化室温连接(SAB)、扇出型集成电路封装(Fan- Out)、扇入型集成电路封装(Fan-in)等。为了保持技术和工艺的先进性，集成电路封测企业必须持续进行技术研发和生产设备投入，这对行业企业的资金实力提出了较高要求。若行业企业无法保持较高的投资力度，则会在市场竞争中处于不利地位。
（二）晶圆制造企业开始向下游封测领域延伸
近年来，先进封装技术发展方向主要朝两个领域发展，分别为向上游晶圆制程领域发展(晶圆级封装)以及向下游模组领域发展(系统级封装)。在向上游晶圆制程领域发展过程中，晶圆级封装技术开始直接对晶圆进行封装加工， 例如利用晶圆重布线技术(RDL)，在原来设计的集成电路线路接点位置(I/O pad)，通过晶圆级金属布线制程和凸点工艺(Bumping)改变其接点位置，使 集成电路能适用于不同的封装形式。随着晶圆级封装技术的不断进步，目前晶圆级封装已经进入高精密封装领域，即晶圆重布线技术(RDL)尺寸小于 3 微 米、凸点间隙(Bumping Pitch)小于50微米。在高精密封装领域，先进晶圆制造企业具有较强的技术优势，可以采取晶圆制造为主、先进封装为辅的发展策 略，将自身在晶圆前道工序上的精密加工优势延续到封装后道工序中。2020 年 6 月，先进晶圆制造企业台积电计划新建一座芯片封装与测试工厂，预计投资额 101.5 亿美元。晶圆制造企业逐步跨界至封测代工领域，将对独立封测企业带来 一定的竞争压力。
来源：半导体封装工程师之家一点号