台积电硅光平台，深度揭秘！

摘要：在云计算和人工智能（AI）需求不断增长的推动下，大型数据中心、片上系统和高性能计算（HPC）系统的数据流量呈指数级增长。以铜为基础的电气互连已无法应对这些挑战，硅光子（SiPh）平台正逐步取代它，因为硅光子具有出色的可扩展性、传输带宽、能效和低误码率。

在云计算和人工智能（AI）需求不断增长的推动下，大型数据中心、片上系统和高性能计算（HPC）系统的数据流量呈指数级增长。以铜为基础的电气互连已无法应对这些挑战，硅光子（SiPh）平台正逐步取代它，因为硅光子具有出色的可扩展性、传输带宽、能效和低误码率。

有见及此，台积电利用 300mm 代工技术开发了一个光子引擎平台。该平台利用最先进的处理能力，集成了为光子集成电路（PIC）（N65 及以上）和电子集成电路（EIC）（N7 及以上）量身定制的工艺节点的最先进功能。通过紧凑型通用光子引擎（COUPE）或片上晶圆（CoWoS）封装，实现了光子集成电路和电子集成电路的异构集成。

本文主要介绍 PIC 平台的开发，包括先进的制造工艺、工艺一致性控制、测试和可靠性能力以及器件设计和优化。此外，还将详细讨论工艺开发工具包（PDK）及其器件库。

光子集成电路封装技术

COUPE 集成

在 COUPE 中，一个垂直 O 波段光栅耦合器（GC）与一个嵌入式微透镜集成在一起，以实现与 PIC 的整体光纤阵列单元（FAU）耦合损耗为 0.3dB，同时，当从外部光纤耦合进来时，对准公差可保持在 ±10μm 以内。PIC 和 EIC 通过系统集成芯片（SoIC）进行电气连接（图 1a），旨在减少铜线带来的整体功率损耗和信号衰减。光子引擎的宽带边缘耦合版本也已实现（图 1b）。我们计划在 2025 年将 COUPE 用于小型可插拔器件 (SFP)，然后在 2026 年将其集成到封装中，成为共封装光学器件 (CPO)。

光子集成电路制造工艺

台积电的 SiPh 平台采用先进的 CMOS 工艺技术，利用 300 毫米绝缘体上硅晶圆制造作业。该平台将成熟的 65 纳米 CMOS 技术与先进的光刻和蚀刻技术相结合，以确定关键的 PIC 层和结构。光学接近校正算法用于考虑光刻、沉积和蚀刻工艺的变化。晶圆内 (WiW) 和晶圆到晶圆 (WtW) 工艺的临界尺寸 (CD) 变化可控制在 2nm (3σ) 以内。离子注入和 Ge 选择性外延被用于制造 PIN 光电二极管、移相器和调制器等有源器件。连接有源器件采用的是带有钨触点的六层金属后端（BEOL）工艺。图 2 显示了一些已制造的器件。

自动测试和可靠性能力

全自动电气/光学晶圆验收测试（EWAT/OWAT）用于跟踪器件在晶圆工艺过程中的总体健康状况和性能，在工艺和器件性能之间建立连续的反馈回路（图 3）。利用基于梯度分散的对准和器件特定测试条件优化，最大限度地缩短整体测试周期时间。纯电测试的关键参数包括离子植入电阻、光电探测器暗电流、加热器电阻、BEOL 电阻以及调制器和光电探测器的电阻/电容 (RC) 常量。OWAT 测试参数包括无源和有源器件，并结合了电光/光电测量。可以监测有源器件的波导（WG）传播损耗、分光器不平衡、插入损耗和调制行为。在晶圆级可靠性验证方面，SiPh 器件需要经过各种应力测试，如温度、光功率和偏置电压循环、高温存储和温湿度偏置测试。

CD均匀性的监测和改进

硅与氧化物之间的高折射率对比使硅光子器件能够缩小到亚微米级，但同时也使其更容易受到制造引起的尺寸变化的影响，因此需要严格的 CD 控制。例如，根据模拟和测量数据，线宽 (CD)、蚀刻深度或厚度每变化 1nm 就会导致微光栅的倾角波长或光栅耦合器的峰值耦合波长发生 0.5-2nm 的波长偏移。虽然微光浸润波长可以通过集成加热器进行热调节，但随着波长变化的增加，加热器的功耗和温度可靠性风险也会随之增加。

为了降低风险和控制器件的整体性能，制造工艺造成的尺寸变化必须控制在几个纳米之内。图 4 和表 1 显示了使用先进工艺工具的 SPGC/MRR 器件工艺和性能指标的 WiW 变化，表明 MRR/SPGC 波长 3σ 的 WiW 为 1.44 纳米/1.32 纳米。此外，还将实施先进的工艺控制，以缩小 WtW 变化，从而在晶圆内和晶圆间实现 CD 和深度 3σ

工艺设计工具包

我们开发了一个 PDK，其中包含一个全面的 O 波段光子器件库，带有参数化单元（p-cell）和 25-105°C 范围内的相应 s 参数模型。为有源器件提供了与电压/频率相关的 RC 特性，使设计人员能够进行调制响应和眼图建模。对于有源器件的高光功率操作，考虑了自由载流子吸收和双光子吸收引起的自加热行为。此外，还模拟了光电流对 RC 和调制响应的影响。PDK 还包括布局设计规则检查、端口连接错误验证和 Verilog-A 电路设计支持。图 5 总结了 PDK 器件库中的器件，接下来的两节将讨论一些关键器件。

无源器件

硅无源器件

通过反复模拟、实验验证和工艺优化，PDK 提供了一套波长范围在 1290-1330nm 之间的高带宽、低损耗 WG、GC、边缘耦合器 (EC)、多模干涉仪 (MMI) 和定向耦合器 (DC)，为设计人员提供了对一系列外部输入光源和方案的耦合、分光和合光的高效、精确控制。例如，硅单模和多模带状 WG 的传播损耗分别为 0.67 dB/cm 和 0.20 dB/cm。图 6a 显示了一种锥形 MMI 设计，可最大限度地减少反射引起的波纹。图 6b 显示 SPGC 甜点优化仿真结果，图 6c 显示不同目标峰值波长的 SPGC 设计的实验测量光谱。图 6d 显示了 PSGC 的硅结果。

氮化硅（SiN）器件

氮化硅具有带宽宽、对温度的依赖性小、光损耗低和对光功率的耐受性高等特点，是开发高性能 PIC 的理想选择 [6] 。通过低温（

有源器件

微波调制器（MRM）

与 MZM 相比，MRM 具有体积小、功耗低的优点。然而，MRM 本身对制造变化和自热效应导致的温升更为敏感。这些变化对热波长调谐范围的影响可通过严格的 CD 一致性控制降至最低。通过优化散热器设计，可进一步降低自热引起的温升。通过调整掺杂和其他设计修改，可以调整调制效率和速度等关键性能参数，以满足不同的产品要求[7, 8]。图 7a 显示了旨在最大限度提高调制效率的 5μm 半径环形设计在不同偏置电压下的频谱偏移，而图 7b 则显示了另一种旨在实现高速调制的设计所测得的 S21 带宽（63GHz/76GHz，6dB/4dB IL）。

Ge 光电探测器（PD）

这里展示的是具有高响应率、高 3dB 光电带宽和低暗电流的 Ge 光电探测器。晶圆级数据（图 8a）显示，在 5mW 的输入功率下，WG 的响应率接近 1A/W。在 -1.5V 电压下，晶片上的暗电流中值为 4.5nA（图 8b）。在 200uA 光电流条件下，3dB 光电带宽为 110GHz（图 8c），在 1mA 条件下，3dB 光电带宽大于 50GHz。