大国崛起(三):造芯片到底有多难-芯片设计篇

B站影视 港台电影 2025-06-10 09:17 1

摘要:先来看一下芯片全流程的关键设备/材料和主要生产厂家,我们会发现美日欧几乎是垄断了芯片全产业链,各自分工有侧重。

先来看一下芯片全流程的关键设备/材料和主要生产厂家,我们会发现美日欧几乎是垄断了芯片全产业链,各自分工有侧重。

美国:主要搞EDA软件和各种芯片制造设备(单晶炉,CMP抛光机,刻蚀机,离子注入机,CVD/PVD薄膜沉积设备,检测与量测设备),典型代表企业是应用材料Applied Materials、科磊KLA-Tencor和泛林Lam Research。欧洲:荷兰ASML的光刻机全球市场份额94%(日本的尼康和佳能虽然也做光刻机,但主要是28nm及以上的中低端制程,且市场份额小,存在感不强),德国和西班牙的高纯度气体。日本:把材料科学做到了极致,例如光刻胶、掩膜、CMP抛光液、研磨浆、溅射靶材、切割钢丝、金刚石刀片、切割液封装基板、引线框架、环氧树脂、导热材料、焊线/焊球等,典型代表企业是信越化学Shin-Etsu、JSR、东京应化TOK和富士美Fujimi。

国内在关键设备和材料上也有供应厂家,这几年进步很快,目前主要集中在中低端制程或某些细分领域,要全面对先进制程进行国产化替代,还需要一些时间。

芯片全产业链关键设备和材料

贰:芯片设计

芯片设计是一项高度复杂和系统化的工程,涉及多个专业领域的协同工作,专业性极强。现代芯片设计必备的工具是EDA( Electronic Design Automation),即电子设计自动化。早期,由于芯片简单,元器件少,设计师可手工完成芯片设计、布线,现在的芯片动辄几十亿、几百亿的晶体管,手工就无法实现了,必须依赖EDA工具。

EDA电路图

70年代中期,“设计自动化研讨会”创建,同时开发出了第一款电路布局、布线工具,芯片设计开始逐步走向自动化。

1980年,卡弗尔·米德和琳·康维发布了一篇论文,名为《超大规模集成电路系统导论》,提出了利用编程语言来进行芯片设计的新方案。

1981年,EDA开始商用。

1986年,设计语言Verilog诞生,可以用来进行各种层次的逻辑设计,也可以进行数字系统的逻辑综合,仿真验证和时序分析等。

1987年,美国国防部设计出了VHDL语言,主要用于描述数字系统的结构、行为、功能和接口。

2000之后,逐渐形成了美国EDA三巨头Synopsys(新思科技)、Cadence(楷登电子)、Siemens EDA(原Mentor Graphics,2016年被西门子收购),三家占据全球80%以上市场份额。国内华大九天、概伦电子等厂家当前也只是在细分领域取得突破,暂难以进行全流程国产替代。除EDA工具外,还有与其绑定的Matlab&Simulink工具也是很难替代的。EDA工具与下游的晶圆制造设备也存在强耦合关系,牵一发而动全身。

EDA三巨头

此外,指令集架构也是需要在设计阶段明确的:采用ARM还是x86,直接购买ARM核心还是基于ARM授权自研核心。目前,美国限制ARM向华为授权最新版本的ARMv9指令集架构,逼迫华为基于老版永久授权的ARMv8自研了泰山核心,泰山核心后续发展可能依赖开源RISC-V或自研架构(如华为已布局的达芬奇AI架构)。

华为自研达芬奇AI架构

本章节按照芯片设计的标准流程,介绍每个环节涉及的主要工作内容,让大家对芯片设计过程和复杂性有个大概认识。

1. 需求定义与架构设计

1.1 市场需求分析

市场调研与竞品分析:研究目标市场的技术趋势、竞争对手产品规格和价格策略应用场景定义:明确芯片将用于哪些终端产品(如智能手机、汽车、家电等)性能指标确定:制定关键参数指标(算力、功耗、面积、成本等)技术路线选择:决定采用何种工艺节点(如7nm、14nm等)和封装形式

输出的交付件:《产品需求规格书》

1.2 系统架构设计

关键工具:MATLAB/Simulink、架构探索工具(如Cadence Palladium)

MATLAB

Simulink

2. 前端设计

2.1 RTL设计与验证

寄存器传输级(RTL,Register-Transfer Level)设计是前端设计的核心工作:

Verilog编程

输出的交付件:RTL代码库,验证报告和覆盖率报告,《设计验证计划》

2.2 逻辑综合

2.3 静态时序分析(STA)

3. 后端设计

3.1 物理设计准备

3.2 布局规划(Floorplan)

布局规划Floorplan

3.3 布局与布线(Place&Route)

布局与布线Place&Route

3.4 物理验证

4. 流片准备阶段

4.1 数据交付准备

掩膜板photomask

4.2 代工厂沟通

进行工艺设计套件(PDK)确认确定流片排期和测试计划

4.3 封装设计协同

确定封装形式和引脚分配进行芯片-封装协同仿真解决信号完整性和热问题

来源:华茂

相关推荐