摘要：在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。常用Z来表示，它的值由交流电的频率、电阻R、电感L、电容C相互作用来决定。由此可见，一个具体的电路，其阻抗是随时变化的，它会随着电流频率的改变而改变。

在具有电阻、电感和电容的电路里，对交流电所起的阻碍作用叫做阻抗。常用Z来表示，它的值由交流电的频率、电阻R、电感L、电容C相互作用来决定。由此可见，一个具体的电路，其阻抗是随时变化的，它会随着电流频率的改变而改变。

阻抗匹配指通过调整输入阻抗和输出阻抗来使得电子器件满足一定条件，通常该条件是使得系统传输功率最大或者使得信号反射最小。例如，在无线传输系统中需要匹配射频发射设备和接受天线的阻抗以此来实现传输功率最大化。

简单来说，输入阻抗就是电路输入端的等效阻抗。想象一下，你在电路的输入端加了一个电压源 U ，然后测量输入端的电流 I ，那么输入阻抗 Rin就是 U/I 。你可以把输入端想象成一个电阻的两端，这个电阻的阻值，就是输入阻抗

输入阻抗的作用，其实和普通的电阻、电容、电感等元件类似，它反映了电路对电流的阻碍作用。不过，它在电路中的作用可比普通元件复杂得多。

（一）电压驱动电路：输入阻抗越大越好对于电压驱动的电路，输入阻抗越大，对电压源的负载就越轻。这意味着电压源可以更轻松地驱动电路，而不会因为负载过重而“力不从心”。而且，输入阻抗大还有一个好处，就是不会对信号源产生太大影响。比如，当你用一个信号发生器给电路输入信号时，如果电路的输入阻抗很大，信号发生器就不会因为负载过重而改变输出信号的形状，信号传输就更稳定。

（二）电流驱动电路：输入阻抗越小越好如果是电流驱动型的电路，情况就完全相反了。输入阻抗越小，对电流源的负载就越轻。因为电流源的特点是输出电流恒定，如果输入阻抗太大，电流源就需要“费力”地推动电流通过电路，这不仅会增加功耗，还可能影响电路的性能。

在电子电路的世界里，输出阻抗是一个既熟悉又容易被忽视的概念。无论是信号源、放大器还是电源，它们都有输出阻抗的问题。今天，就让我们一起深入了解输出阻抗，看看它在电路设计中到底扮演了怎样的角色。

输出阻抗：理想与现实的差距

首先，我们需要明确一个概念：输出阻抗本质上就是一个信号源的内阻。对于一个理想的电压源（包括电源），它的内阻应该是0，这意味着它能够完美地输出恒定的电压，不受负载的影响。同样，理想的电流源的输出阻抗应该是无穷大，这样它就能完美地输出恒定的电流，不受电压变化的影响。然而，现实中的电压源和电流源都无法达到这样的理想状态。

实际电压源的等效模型

在实际电路中，我们通常用一个理想电压源串联一个电阻r的方式来等效一个实际的电压源。这个串联的电阻r，就是信号源、放大器输出或电源的内阻。当这个电压源给负载供电时，电流I会从负载流过，并在这个内阻r上产生V=Ir的电压降。这个电压降会导致电源输出电压的下降，从而限制了最大输出功率。

输出阻抗的影响

输出阻抗的存在，意味着信号源或电源在给负载供电时，无法完全按照理想状态工作。电压源的输出电压会因为内阻上的电压降而降低，而电流源的输出电流也会因为内阻的存在而受到限制。这种现象在实际电路中非常常见，尤其是在对电源或信号源的性能要求较高的场合。

最大功率传输：对信号源和负载进行阻抗匹配，可以实现传输功率最大化，提高能量转换性能；

最小反射损耗：匹配阻抗可以减少信号在电路中的反射，提高信号质量和传输效率；

优化系统性能：阻抗匹配可以确保信号在系统中的稳定传输，避免信号失真和性能下降。阻抗匹配对于获得理想的 VSWR（电压驻波比）非常重要。

2.音频的阻抗匹配与高速电路的阻抗匹配

功放和喇叭的阻抗匹配以及高速电路的阻抗匹配虽然都涉及阻抗匹配的概念，但它们的具体应用和目的有所不同。

在音频设备中，功放和喇叭的阻抗匹配是为了确保最佳的功率传输和音质。功放的输出阻抗和音箱的输入阻抗需要匹配，以确保最大功率传递到音箱上，并且不损坏设备。常见的匹配阻抗值是4欧姆、8欧姆等。如果功放的输出阻抗和音箱的输入阻抗不匹配，可能会导致功放无法提供足够的功率，音质变差，甚至可能损坏功放或音箱。

在高速电路中，阻抗匹配主要是为了减少信号反射和确保信号完整性。高速信号传输线（如PCB走线、同轴电缆等）的特性阻抗需要与信号源和负载的阻抗匹配，以减少由于阻抗不匹配引起的信号反射和串扰。在数字电路中，常见的特性阻抗值有50欧姆、75欧姆等。

功放和音箱的阻抗匹配与高速电路的阻抗匹配是两个不同领域中的概念，尽管它们都涉及“阻抗匹配”，但其具体含义和实现方式有很大区别。

功放（功率放大器）和音箱（扬声器）：在音频系统中，功放负责将音频信号放大，并传输到音箱来输出声音。功放和音箱的阻抗匹配指的是功放的输出阻抗与音箱的输入阻抗之间的关系。

优化功率传输：为了保证最大功率传输，功放的输出阻抗应该与音箱的输入阻抗相匹配。常见的音箱阻抗值有4欧姆、6欧姆、8欧姆等。

保护设备：阻抗匹配能够防止功放在过载或失真情况下工作，延长设备的使用寿命。

选择合适的设备：选择阻抗匹配的功放和音箱。

调节输出阻抗：一些功放允许手动调节输出阻抗，以匹配不同的音箱阻抗。

功放和喇叭的阻抗匹配并不是简单地指它们的阻抗相同，而是指它们的阻抗之间具有适当的关系，以实现最佳的功率传输和系统性能。

最大功率传输：为了实现最大功率传输，功放的输出阻抗应当与喇叭的输入阻抗相匹配。在实际应用中，这意味着功放的设计通常是为了适应特定阻抗值的喇叭，如4欧姆或8欧姆。

设备标注的阻抗值：大多数功放和喇叭都会在设备上标注其额定阻抗值，例如“4Ω”、“8Ω”等。在选择设备时，确保功放的输出阻抗与喇叭的输入阻抗相匹配。

阻抗范围：许多功放可以处理一定范围内的阻抗。例如，一些功放可能标示可以支持4-8欧姆的喇叭，这意味着这些阻抗范围内的喇叭都可以与该功放匹配。

实际应用中的阻抗：在实际使用中，喇叭的阻抗会随着频率的变化而变化，因此标注的阻抗值通常是一个近似值。设计好的功放会考虑到这种变化，确保在大部分情况下都能实现良好的匹配。

如果你有一个额定为8欧姆的喇叭，那么理想情况下，你的功放也应该支持8欧姆的输出负载。这种情况下，功放和喇叭的阻抗是匹配的，可以实现最佳的音频表现和功率传输。

功率传输效率降低：如果功放的输出阻抗与喇叭的输入阻抗不匹配，可能导致功率传输效率降低。

设备损坏风险：严重的不匹配可能会导致功放过载，出现失真，甚至可能损坏功放或喇叭。

总的来说，确保功放和喇叭的阻抗匹配是音频系统设计和选择的重要环节，有助于实现最佳音频效果和系统可靠性。

高速电路：在高速数字或射频电路中，信号以极高的频率传播。阻抗匹配主要涉及传输线（如同轴电缆、印刷电路板上的传输线）与负载之间的阻抗关系。

防止信号反射：在高速电路中，如果传输线的特性阻抗与负载阻抗不匹配，会导致信号反射，影响信号完整性和传输效果。

保证信号完整性：阻抗匹配能够减少信号失真和噪声，提高信号的质量和传输效率。

设计传输线：确保传输线的特性阻抗与负载阻抗一致。例如，使用50欧姆的同轴电缆时，负载阻抗也应该是50欧姆。

终端匹配电阻：在电路设计中使用终端匹配电阻，以匹配传输线的特性阻抗和负载阻抗。

基础原理相同：两者都是为了实现阻抗匹配，以优化系统的性能。

具体实现不同：功放和音箱的阻抗匹配更多关注音频信号的传输效率和设备保护；高速电路的阻抗匹配主要关注信号完整性和反射问题。

总结来说，尽管功放和音箱的阻抗匹配与高速电路的阻抗匹配在基本原理上有相似之处，但它们在具体应用和实现方法上存在显著差异。

五、阻抗匹配的原理

阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。

我们先从直流电压源驱动一个负载入手。由于实际的电压源，总是有内阻的，我们可以把一个实际电压源，等效成一个理想的电压源跟一个电阻r串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I=U/（R+r），可以看出，负载电阻R越小，则输出电流越大。负载R上的电压为：Uo=IR=U/［1+（r/R）］，可以看出，负载电阻R越大，则输出电压Uo越高。再来计算一下电阻R消耗的功率为：

对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。注意式中［（R-r）2/R］，当R=r时，［（R-r）2/R］可取得最小值0，这时负载电阻R上可获得最大输出功率Pmax=U2/（4×r）。即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。此结论同样适用于低频电路及高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共扼匹配。在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。

从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。有时阻抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。

在高频电路中，我们还必须考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射。

实际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个300Ω到75Ω的阻抗转换器（一个塑料封装的，一端有一个圆形的插头的那个东东，大概有两个大拇指那么大）。它里面其实就是一个传输线变压器，将300Ω的阻抗，变换成75Ω的，这样就可以匹配起来了。这里需要强调一点的是，特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量。影響特征電阻的因素有很多，比如倒顯得材料和導線與地板之間的距離。为了不产生反射，负载阻抗跟传输线的特征阻抗应该相等，这就是传输线的阻抗匹配，如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解，就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备。如果是电路板上的高速信号线与负载阻抗不匹配时，会产生震荡，辐射干扰等。

当阻抗不匹配时，有哪些办法让它匹配呢？第一，可以考虑使用变压器来做阻抗转换，就像上面所说的电视机中的那个例子那样。第二，可以考虑使用串联/并联电容或电感的办法，这在调试射频电路时常使用。第三，可以考虑使用串联/并联电阻的办法。一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有时会串联一个几十欧的电阻。而一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485总线接收器，常在数据线终端并联120欧的匹配电阻。（始端串联匹配，终端并联匹配）

为了帮助大家理解阻抗不匹配时的反射问题，我来举两个例子：假设你在练习拳击——打沙包。如果是一个重量合适的、硬度合适的沙包，你打上去会感觉很舒服。但是，如果哪一天我把沙包做了手脚，例如，里面换成了铁沙，你还是用以前的力打上去，你的手可能就会受不了了——这就是负载过重的情况，会产生很大的反弹力。相反，如果我把里面换成了很轻很轻的东西，你一出拳，则可能会扑空，手也可能会受不了——这就是负载过轻的情况。

1、纯电阻电路

在中学物理电学中曾讲述这样一个问题：把一个电阻为R的用电器，接在一个电动势为E、内阻为r的电池组上，在什么条件下电源输出的功率最大呢？当外电阻等于内电阻时，电源对外电路输出的功率最大，这就是纯电阻电路的功率匹配。假如换成交流电路，同样也必须满足R=r这个条件电路才能匹配。

2、电抗电路

电抗电路要比纯电阻电路复杂，电路中除了电阻外还有电容和电感。元件，并工作于低频或高频交流电路。在交流电路中，电阻、电容和电感对交流电的阻碍作用叫阻抗，用字母Z表示。其中，电容和电感对交流电的阻碍作用，分别称为容抗及和感抗。容抗和感抗的值除了与电容和电感本身大小有关之外，还与所工作的交流电的频率有关。值得注意的是，在电抗电路中，电阻R，感抗与容抗双的值不能用简单的算术相加，而常用阻抗三角形法来计算（见图 2）。因而电抗电路要做到匹配比纯电阻电路要复杂一些，除了输入和输出电路中的电阻成分要求相等外，还要求电抗成分大小相等符号相反（共轭匹配）；或者电阻成分和电抗成分均分别相等（无反射匹配）。这里指的电抗X即感抗XL和容抗XC之差（仅指串联电路来讲，若并联电路则 计算更为复杂）。满足上述条件即称为阻抗匹配，负载即能得到最大的功率。

阻抗匹配的关键是前级的输出阻抗与后级的输入阻抗相等。而输入阻抗与输出阻抗广泛 存在于各级电子电路、各类测量仪器及各种电子元器件中。那么什么是输人阻抗和输出阻抗呢？输入阻抗是指电路对着信号源讲的阻抗。如图3所示的放大器，它的输人阻抗就是去掉信号源E及内电阻r时，从AB两端看进去的等效阻抗。其值为Z=UI／I1， 即输人电压与输人电流之比。对于信号源来讲，放大器成为其负载。从数值上看，放大器的等效负载值即为输入阻抗值。输入阻抗值的大小，对于不同的电路要求不 一样。

例如：万用表中电压挡的输入阻抗（称为电压灵敏度）越高，对被测电路的分流就越小，测量误差也就小。而电流挡的输入阻抗越低，对被测电路的分压就越 小，因而测量误差也越小。对于功率放大器，当信号源的输出阻抗与放大电路的输入阻抗相等时即称阻抗匹配，这时放大电路就能在输出端获得最大功率。输出阻抗 是指电路对着负载讲的阻抗。如图4中，将电路输人端的电源短路，输出端去掉负载后，从输出端CD看进去的等效阻抗称为输出阻抗。如果负载阻抗与输出阻抗不相等，称阻抗不匹配，负载就不能获得最大的功率输出。输出电压U2和输出电流I2之 比即称为输出阻抗。输出阻抗的大小视不同的电路有不同的要求。

例如：电压源要求输出阻抗要低，而电流源的输出阻抗要高。对于放大电路来讲，输出阻抗的值表 示其承担负载的能力。通常输出阻抗小，承担负载的能力就强。如果输出阻抗与负载不能匹配时，可加接变压器或网络电路来达到匹配。例如：晶体管放大器与扬声 器之间通常接有输出变压器，放大器的输出阻抗与变压器的初级阻抗相匹配，变压器的次级阻抗与扬声器的阻抗相匹配。而变压器通过初次级绕组的匝数比来变换阻 抗比。在实际的电子电路中，常会遇到信号源与放大电路或放大电路与负载的阻抗不相等的情况，因而不能把它们直接相连。解决的办法是在它们之间加入一个匹配 电路或匹配网络。最后要说明一点，阻抗匹配仅适用于电子电路。因为电子电路中传输的信号功率本身较弱，需用匹配来提高输出功率。而在电工电路中一般不考虑 匹配，否则会导致输出电流过大，损坏用电器。

6、什么时候都要考虑阻抗匹配？

在普通的宽频带放大器中，因为输出阻抗为50Ω，所以需要考虑在功率传输电路中进行阻抗匹配。但是，实际上当电缆的长度对于信号的波长来说可以忽略不计时，就无需阻抗匹配的。

考虑信号频率为1MHz，其波长在空气中为300m，在同轴电缆中约为200m。在通常使用的长度为1m左右的同轴电缆中，是在完全可忽略的范围之内。

如果存在阻抗，那么在阻抗上就会产生功率消耗，所以不做阻抗匹配其结果就会使放大器的输出功率发生无用的浪费。

对于纯电阻电路，此结论同样适用于低频电路及高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的实部相等，虚部互为相反数，这叫作共轭匹配。低频电路与高频电路的比较如下。

（1） 在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源与负载之间的情况，因为低频信号的波长相对于传输线来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，与原信号还是一样的）。从以上分析我们可以得出结论：如果我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择与信号源内阻匹配的电阻R。

注意：有时阻抗不匹配还有另外一层意思，例如，一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫作阻抗失配。

（2） 在高频电路中（包括高速数字电路中），我们还必须考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得与传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗与负载阻抗不相等（不匹配）时，在负载端就会产生反射。为什么阻抗不匹配时会产生反射及特征阻抗的求解方法，牵涉 到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论传输线的特征阻抗（也叫作特性阻抗）是由传输线的结构以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。

PCB场景

减少高频噪声以及边沿过冲。如果一个信号的边沿非常陡峭，则含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。串联电阻与信号线的分布电容以及负载输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。

减少高频反射以及自激振荡。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等(即不匹配)时，在负载端就会产生反射，造成自激振荡。PCB板内走线的低频信号直接连通即可，一般不需要加串行匹配电阻。

并行阻抗匹配又叫“终端阻抗匹配”，一般用在输入/输出接口端，主要指与传输电缆的阻抗匹配。例如，LVDS与RS422/485使用5类双绞线的输入端匹配电阻为100~120Ω；视频信号使用同轴电缆的匹配电阻为75Ω或50Ω、使用篇平电缆为300Ω。并行匹配电阻的阻值与传输电缆的介质有关，与长度无关，其主要作用也是防止信号反射、减少自激振荡。

低频和高频：

当信号传输中如果传输线上发生特性阻抗突变也会发生反射。

波长与频率成反比，低频信号的波长远远大于传输线的长度，因此一般不用考虑反射问题，也就是说低频电路做不做阻抗匹配也不会出现什么大问题。

在高频领域，当信号的波长与传输线长处于相同量级时反射的信号易与原信号混叠，影响信号质量，通过阻抗匹配可有效减少 消除高频信号反射。所以高频电路一定要做阻抗匹配。

源端匹配

源端端接主要是串接端接方法，串行端接是通过在尽量靠近源端的位置串行插入一个电阻RT（典型10Ω到75Ω）到传输线中来实现。串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗（轻微过阻尼）。这种策略通过使源端反射系数为零从而抑制从负载反射回来的信号（负载端输入高阻，不吸收能量）再从源端反射回负载端。

串行端接的优点在于：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。

简单：串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。

串联匹配不要求信号驱动器具有很大的电流驱动能力。

串行端接的缺点在于：

•一对多，菊花链。

串行端接适用于如下场合：

•1）可以不受终端负载阻抗的影响；

•2）器件输出阻抗小于传输线特性阻抗；

•3）一般在源同步信号中用得较多的是源端匹配，因为源同步信号线的信号流向相同，串扰主要为后向串扰，源端匹配就可以吸收后向的串扰。

•4）信号通路上加接了元件，增加了RC 时间常数从而减缓了负载端信号的上升时间和下降时间,因而不适合用于高频信号通路（如高速时钟等）

末端匹配

并行端接主要是在尽量靠近负载端的位置加上拉和/或下拉阻抗以实现终端的阻抗匹配，根据不同的应用环境，这种端接方式是简单地在负载端加入一下拉到信号地的电阻R（R＝Z0）来实现匹配。

采用此端接的条件是驱动端必须能够提R=Z0供输出高电平时的驱动电流以保证通过端接电阻的高电平电压满足门限电压要求。在输出为高电平状态时，这种并行端接电路最大的缺点是消耗的电流过大，如果电源是5v，驱动电流可能达到50－100mA，这是普通驱动器无法达到的。一般器件很难可靠地支持这种端接电路。

戴维南匹配

•戴维南（Thevenin）端接即分压器型端接，它采用上拉电阻R1和下拉电阻R2构成端接电阻，通过R1和R2吸收反射,此端接通常是为了获得最快的电路性能和驱动分布负载而采用的

•此端接方案降低了对源端器件驱动能力的要求，电阻R1和R2一直在从系统电源吸收电流，直流功耗较大。

•并联端接的优点是信号沿全线无失真。在驱动多扇出时，负载可经分枝短线沿线分布，而不是像在串联端接中那样必须把负载集中在线的末端。

交流端接

R要≤传输线阻抗Z0，电容C 必须大于100pF，推荐使用0.1uF 的多层陶瓷电容。电容有阻低频通高频的作

用，因此电阻R 不是驱动源的直流负载，故这种端接方式无任何直流功耗。并行AC端接是在波形匹配的基础上增加一个电容，它消耗更少的功率。引入的延时与RC有关。AC终端匹配技术主要用于时钟电路。

PCB设计系列文章

【1】兴趣驱动热爱

【2】硬件工程师要不要自己画PCB

【3】PCB走线应该走多长？

【4】PCB走线应该走多宽？

【5】PCB的内电层

【6】过孔

【7】PCB能不能走锐角和直角？

【8】死铜是否要保留？（PCB孤岛）

【9】焊盘上是否可以打过孔？

【10】PCB材料、FR4到底是指什么材料？

【11】阻焊层，绿油为什么多是绿色

【12】钢网

【13】预布局

【14】PCB布局、布线 的要领

【15】跨分割走线

【16】信号的反射

【17】脏信号

【18】沉金、镀金、喷锡等表面处理工艺

【19】线距

【20】电容的摆放位置

【21】串扰

【22】PCB的飞针测试

【23】FPC概述及仿真

【24】为什么PCB变形弯曲？如何解决？

【25】一文搞懂“特征阻抗”

【26】PCB的叠层设计

【27】高速电路PCB回流路径

【28】PCB设计中电源处理与平面分割

【29】锯齿形的PCB走线——Tabbed routing

【30】PCB的介质损耗角是什么“∠”？

【31】PCB铜箔粗糙度对高速信号的影响

【32】晶振为什么不能放置在PCB边缘？

【33】什么是高速信号？

【34】什么是传输线

【35】预加重、去加重和均衡

【36】如何利用PCB散热

【37】PCB设计中的“stub”

【38】纠结：走线之间的GND保护地线要还是不要？

【39】PCB 覆铜

【40】进行 PCB 设计时应该遵循的规则

【41】PCB叠层设计中的“假八层”

【42】除了带状线、微带线，还有“共面波导”

【43】PCB焊盘设计工艺的相关参数

【44】PCB设计时，板边为什么要打地孔

【45】更容易散热的PCB：铝基板

【46】为什么要把参考平面掏空？

【47】晶振的PCB设计

【48】用EMC思想来设计DC/DC电源的PCB

【49】PCB拐弯，不一定是圆弧走线最好

【50】为什么要把过孔堵上“导电孔塞孔工艺”

【51】电源PCB布局布线要点

【52】PCB板上的Mark点

【53】用ADS仿真高速信号跨分割

【54】刚柔板(软硬结合板)

【55】数模混合的PCB设计

【56】PCB设计中电容的摆放

【57】PCB设计中过孔残桩的影响

【58】去耦电容在PCB设计中的布放与走线

【59】PCB设计checklist：结构

【60】PCB设计checklist：电源

【61】PCB设计checklist：布线

【62】PCB设计checklist：高速数字信号

【63】工艺边

【64】PCB设计：金手指

【65】PCB设计：差分线

【66】DDR4的PCB设计及仿真

【67】电路板设计中要考虑的PCB材料特性

【68】什么是好的“PDN”的PCB设计

【69】PCB详细布局、布线设计

【70】USB2.0 PCB布线

【71】反激式开关电源PCB设计要点

【72】PCB设计，焊盘与过孔工艺规范

【73】PCB哪些因素影响损耗

【74】PCB 过孔对散热的影响

【75】如何在PCB设计阶段规避焊接的问题

【76】为什么有时在PCB走线上串个电阻？有什么用？

【77】PCB爆板

【78】PCB设计不好造成的信号完整性问题

【79】PCB设计：绕等长

【80】电子产品的结构设计

【81】PCB的安规设计

【82】PCB的可生产性设计（DFM）

【83】PCB设计的EMC考虑

【84】高速数字电路PCB“接地”要点

【85】跨分割，信号能有多坏

【86】如何确保PCBA的质量--常用的14种测试方法

【87】DC/DC电源PCB设计中，一定要把这个点设计好

【88】铺铜的间距有什么要求？

【89】开关电源的输入电容的PCB设计技巧

【90】PCB设计抗干扰有哪些方法？

【91】PCB叠层设计

【92】为什么PCB线路板要把过孔堵上？

【93】在PCB生产过程中，是如何控制走线阻抗的？

【94】时域反射计（TDR）：硬件工程师的秘密武器

【95】PCB 设计进阶：PCB热设计优化

【96】PCB布局与电源设计

【97】电源PCB设计要点及规范（系统化整理）

【98】PCIe的AC耦合电容靠近哪里放置？你是不是一直被误导了？

【99】PCB设计中的“脖子设计”neck design

【100】铜箔粗糙度——会有这么大影响么？

【101】画PCB时的强迫症

【102】为什么要用“十字形花焊盘”？

【103】FPC设计以及仿真

【104】HDMI信号间隔地线间隔，多少距离打地孔？

【105】华为PCB的EMC设计指南

【106】PCB就像乳沟挤挤都会有的：论PCB"空间管理"艺术

【107】为什么还没把AI应用在画PCB上？

【108】为什么BGA扇出时使用3mil，而后续走线加宽？

【109】为什么不要随便在高速线旁边铺铜？

【110】注意 PCB走线间距，比“串扰”危害更大的是“阻抗变化”

【111】硬十PCB设计规范

【112】金手指攻略：规格、工艺与信号优化秘籍

【113】蛇形走线，本身没有收益

【PCB_114】为什么是3W?

【PCB_115】PCB的安装孔 是否需要接地？

【PCB_116】PCB也会失效，也要分析

【PCB_117】PCB布局实操

【PCB_118】治愈PCB布局时的纠结

来源：硬件十万个为什么