【光电共封CPO】初创和巨头都盯上了“硅光互连芯粒”

摘要：本文涉及的光电芯片相关企业包括：Ayar Labs、Nvidia、Intel 、 AMD、国家信息光电子创新中心（NOEIC）、光迅科技、鹏城实验室。ChatGPT生成式对话和SD图像生成火了快两年之久，无论是GPT母公司的OpanAI还是如雨后春笋般出现了上

原创深芯盟产业研究部半导体产业研究

本文涉及的光电芯片相关企业包括：Ayar Labs、Nvidia、Intel 、 AMD、国家信息光电子创新中心（NOEIC）、光迅科技、鹏城实验室。
ChatGPT生成式对话和SD图像生成火了快两年之久，无论是GPT母公司的OpanAI还是如雨后春笋般出现了上千家人工智能公司在应用端服务了近25亿的人口，据统计OpenAI公司在ChatGPT初期涌入的巨大流量峰值是当时全球所有服务器总和容量的数倍。直到2024年底各大数据中心还在不断地扩充容量和提升带宽，这一场数据中心的军备竞赛其实才刚刚开始。

Google位于比利时一家数据中心（图源：网络）
【初创公司】
近日CPO明星初创公司Ayar Labs在Advent Global Opportunities 和 Light Street Capital 领投的 D 轮融资中筹集了 1.55 亿美元的融资，使公司的总融资额达到 3.7 亿美元，估值提高到 10 亿美元以上，而背后的资本来源却是其竞争对手半导体巨头 Nvidia、Intel 和 AMD 。Ayar Labs募资招股书介绍称，其将利用这笔资金加速其封装内光学 I/O 技术的大批量生产，计划于2025年大批量出货CPO连接组件。
据资料显示，Ayar Labs开发了一种专门针对AI模型训练和推理的高效数据传输优化解决方案，通过其独到的封装技术结合了硅光子和CMOS器件，并命名为TeraPHY optical I/O chiplet，配合其 Supernova 多波长、多端口激光源可以大幅提升数据中心的潜力。

左图：TeraPHY optical I/O chiplet；右图：Supernova 多波长、多端口激光源(图源：Ayar Labs)
TeraPHY optical I/O chiplet 尺寸小巧可以异构集成于其他CMOS芯片封装中，其支持高达 4 Tbps 的双向带宽，每个小芯片的数据传输延迟为 5 ns，总体功耗约为10W，折合到每字节5pJ，可以真正做到超低功耗。SuperNova则是Ayar Labs的另一个“杀手锏”，根据其放出资料显示，设备可提供多达 16 种波长的光，以支持 16 个端口，并为 256 个数据通道或 16 Tbps 双向供电，结合TeraPHY相较于Plug可拔插光模块加SerDes组合的传统互联方式，信号传输延迟降低10倍，带宽提升5-10倍，而功耗降低4-8倍，其经济性能比提升百倍之多。

TeraPHY optical I/O chiplet技术路线图(图源：Ayar Labs)
无独有偶，今年五月国家信息光电子创新中心联合鹏城实验室的光电融合联合团队完成了2Tb/s硅光互连芯粒（chiplet）的研制和功能验证，此次验证是国内首次3D硅基光电互联芯片的chiplet架构验证试验，实现了单芯板最高8x256Gb/s的单向互联。

2Tb / s 硅基 3D 硅光互联chiplet(图源：NOEIC)
据资料显示，此次2Tb/s的芯片验证是在之前1.6Tb/s芯片基础上经过其自主研发的光电协同仿真设计算法成功研制出单路200G diver和TIA芯片；还将封装工艺进一步升级，采用了硅基光电3D堆叠封装工艺，形成了一套完整的基于硅基的光电3D chiplie垂直互联方案。经系统传输测试，8个通道在下一代光模块标准的224Gb/s PAM4光信号速率下，TDECQ均在2dB以内。
和Ayar Labs一样，这个国内团队同样来头不小，国家信息光电子创新中心（NOEIC）是由光迅科技牵头组建，其背后股东还包括一众国内知名光电企业：烽火通信、亨通光电、天孚通信等上市公司，据其团队介绍，NOEIC在光电子芯片设计仿真、PDK开发、工艺流片、光电子封装、测试筛检和特性评价等方面拥有完整中试能力，能够支撑信息光电子领域高速光电子芯片概念验证到产品量产。2024年2月，NOEIC成果入选2023年度武汉十大科技新闻。

【行业巨头】

Intel最为国人熟知的是CPU，少有人知的是CPO和硅光技术其实最早起源于Intel，早在2前这家巨头就在研究通过激光器、调制器、探测器等光学器件集成在一个模组上代替电路信号的技术，随着不断发展现阶段其推出的400G硅光模块已经大规模商用，Google、AWS等巨头纷纷部署在自家的数据中心。在OFC2024上Intel也为业界带来了业界首款全集成光计算互连 (OCI) 芯片组，其集成了4 Tbps 双向 OCI chiplet，以满足 AI 基础设施对带宽的巨大需求，并考虑了未来潜在的扩展需求。此 OCI Chiplet包含一块带有集成激光器的硅光子集成电路（PIC）、一个电气 IC （EIC）和一个用于集成可拆卸/可重用光连接器的基板。

Intel 4 Tbps 光计算互连（OCI）小芯片(图源：Intel)
OCI Chiplet 可以与下一代 CPU、GPU、IPU 和其他具有高带宽需求的片上系统（SOC）共同封装，相较于PCIe Gen6其数据速率提升4倍，能效为每字节100米。
无独有偶，IEDM 2024上NV的Green团队展示了使用“硅光子”技术的新一代AI加速器方案，其设想在AI加速器芯片中采用垂直供电技术，每个加速器拥有四个GPU，并为GPU配备三组硅光I/O芯片，将融合硅通孔和硅光I/O技术，打通GPU+DRAM+HBM+Photonics，拥有更快的信号传输速率和更低的功耗。