摘要：在电子行业中，计算机芯片表面可容纳的晶体管数量已趋近极限。于是，芯片制造商开始寻求新的晶体管数量增长途径，并非减少晶体管数量，而是改变策略。业界不再将晶体管一味地挤在单个表面，而是把晶体管和半导体元件堆叠于多个表面，如同将平房改建成高楼一般。这种多层芯片能够处

本文由半导体产业纵横（ID：ICVIEWS）编译自mit

电子堆叠技术可以成倍地增加芯片上的晶体管数量，从而实现更高效的人工智能硬件。

在电子行业中，计算机芯片表面可容纳的晶体管数量已趋近极限。于是，芯片制造商开始寻求新的晶体管数量增长途径，并非减少晶体管数量，而是改变策略。业界不再将晶体管一味地挤在单个表面，而是把晶体管和半导体元件堆叠于多个表面，如同将平房改建成高楼一般。这种多层芯片能够处理海量数据，执行比现有电子产品更为复杂的功能。

然而，芯片构建平台成为一大阻碍。当前，庞大的硅片是高质量单晶半导体元件生长的主要依托。任何可堆叠芯片都需包含厚厚的硅 “地板” 作为各层的一部分，这会使功能性半导体层之间的通信速度减缓。

麻省理工学院的工程师们成功攻克这一难题，他们采用的多层芯片设计无需硅晶片基板，且工作温度较低，能够保护底层电路。在《自然》杂志发表的一项研究里，该研究小组介绍了利用新方法制造多层芯片的成果，即高质量半导体材料层能直接交替生长于彼此之上。此方法让工程师可以在任意随机晶体表面构建高性能晶体管、内存和逻辑元件，而非局限于硅晶片的厚重晶体支架。研究人员指出，没有厚硅基板，多个半导体层能够更紧密接触，实现更优、更快的层间通信与计算。

研究人员预计，该方法可应用于构建人工智能硬件，例如以笔记本电脑或可穿戴设备的堆叠芯片形式呈现，其速度与功能将与当今超级计算机相当，数据存储量可媲美物理数据中心。“这一突破为半导体行业带来巨大潜力，使芯片堆叠摆脱传统限制，” 研究作者、麻省理工学院机械工程副教授 Jeehwan Kim 表示，“这可能大幅提升人工智能、逻辑和内存应用的计算能力。”

该研究的麻省理工学院合著者包括第一作者 Ki Seok Kim、Seunghwan Seo、Doyoon Lee、Jung-El Ryu、Jekyung Kim、Jun Min Suh、June-chul Shin、Min-Kyu Song、Jin Feng 和 Sangho Lee，还有来自三星高级技术学院、韩国成均馆大学和德克萨斯大学达拉斯分校的合作者。

2023 年，Kim 团队曾报告开发出一种在非晶态表面生长高质量半导体材料的方法，与成品芯片上半导体电路的多样形貌相似。他们所生长的材料是一种二维材料 —— 过渡金属二硫化物 (TMD)，被视作制造更小、高性能晶体管以接替硅的有力候选。这种二维材料即便在单个原子尺度下仍能维持半导体特性，而硅在该尺度下性能会急剧下降。

在之前的研究工作中，该团队在有非晶涂层的硅晶片以及现有的 TMD 上生长 TMD。为促使原子排列成高质量单晶形式而非随机多晶无序形式，Kim 及其同事首先在硅晶片上覆盖一层极薄的二氧化硅 “掩模”，并在其上制作微小开口或口袋图案。随后，他们让原子气体流过掩模，发现原子以 “种子” 形式在口袋中沉淀。口袋限制种子以规则单晶图案生长。但当时该方法仅在 900 摄氏度左右有效。“必须在 400 摄氏度以下培育这种单晶材料，否则底层电路会被完全烧坏破坏，”Kim 说道，“所以我们的任务就是要在低于 400 摄氏度的温度下运用类似技术。若能达成，影响将极为深远。”

在新研究中，Kim 及其同事致力于微调方法，以便在足够低的温度下生长单晶二维材料以保护底层电路。他们在冶金学中找到简易解决方案 —— 金属生产的科学与工艺。冶金学家将熔融金属倒入模具时，液体会缓慢 “成核”，即形成晶粒，这些晶粒生长并融合成规则晶体图案，然后硬化成固体。冶金学家发现，这种成核现象在液态金属倒入的模具边缘最易发生。“众所周知，边缘成核所需能量与热量较少，”Kim 表示，“所以我们借鉴这一概念应用于未来 AI 硬件。”

该团队期望在已制作晶体管电路的硅晶片上生长单晶 TMD。他们先如之前工作那样用二氧化硅掩模覆盖电路，接着在每个掩模口袋边缘沉积 TMD “种子”，发现这些边缘种子在低至 380 摄氏度时就能生长成单晶材料，而从中心开始生长且远离口袋边缘的种子则需更高温度才能形成单晶材料。

研究人员进一步利用新方法制造出一种多层芯片，其中交替排列两种不同的 TMD 层 —— 二硫化钼（制造 n 型晶体管的有潜力材料）和二硒化钨（制造 p 型晶体管的候选材料）。p 型和 n 型晶体管都是执行逻辑运算的电子元件。该团队能够在无需中间硅晶片的情况下，以单晶形式将这两种材料直接堆叠生长。Kim 称，这种方法将使芯片的半导体元件密度翻倍，尤其是金属氧化物半导体 (CMOS)，它是现代逻辑电路的基本构成。“通过我们的技术实现的产品不仅是 3D 逻辑芯片，还包括 3D 内存及其组合，”Kim 说道，“通过基于生长的单片 3D 方法，可以生长出数十到数百个逻辑层和内存层，它们相互堆叠且能良好通信。”

“传统 3D 芯片通过在硅晶圆之间钻孔制成，这一过程限制了堆叠层数量、垂直对准分辨率和成品率，” 第一作者 Kiseok Kim 补充道，“我们基于生长的方法一次性解决了所有这些问题。”

为进一步推动可堆叠芯片设计商业化，Kim 近期创立了一家名为 FS2（未来半导体 2D 材料）的公司。“我们目前展示了小型设备阵列的概念，” 他说，“下一步是扩大规模，展示专业的 AI 芯片操作。”

这项研究得到了三星先进技术研究所和美国空军科学研究办公室的部分支持。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。

来源：半导体产业纵横一点号