【半导体PCM参数监管】Process Control Monitor汇总（1）

摘要：Process Control Monitor（简称PCM）是用于监控半导体工艺进展的一种方法。通过测量在晶圆（Wafer）上形成的各种主动（Active）和被动（Passive）器件的电学特性，例如晶体管（Transistor）、电阻（Resistor）、二

什么是Process Control Monitor (PCM)

Process Control Monitor（简称PCM）是用于监控半导体工艺进展的一种方法。通过测量在晶圆（Wafer）上形成的各种主动（Active）和被动（Passive）器件的电学特性，例如晶体管（Transistor）、电阻（Resistor）、二极管（Diode）、电容器（Capacitor）等，可以提取反映工艺状态的参数，这一过程称为PCM 参数测量。为了获取这些电学特性，需要在晶圆上设计并制作代表实际电路特性的测试图案（Test Pattern）。每种器件的电学参数可以通过对应的测试图案进行测量和提取，从而监控工艺的一致性与稳定性。

晶体管（Transistor）测量

晶体管是一个四端器件，包括 Gate（栅极）、Drain（漏极）、Source（源极）、Body/ Substrate（体）。在 PCM 测量中，通常将 Source 接地（Ground），除非特殊需求。PCM 测量时，将除了Source 外的三个端子设置为以下角色：

1.Variable 1（变化量）：在测量过程中进行扫描（Sweep）以获得器件特性，通常用于横轴（X 轴）。

2.Variable 2（变量量）：在测量中取多个固定值，用于纵轴（Y 轴）。

3.Constant（常量）：在测量中保持恒定，用于控制器件的其他端子状态。

举例说明MOSFET 的输出特性（Id-Vds）测量：

• Vds（漏源电压）→Variable 1（扫描横轴）

• Id（漏极电流）→ Variable 2（纵轴对应值）

• Vbs（体源电压）→ Constant（保持恒定）

Id-Vds Output Characteristics for MOSFET

晶体管（Transistor）代表性的PCM参数

晶体管在 PCM 测量中常用的代表性参数包括：

1.Threshold Voltage (Vt)：阈值电压

2.Saturation Threshold Voltage (Vtsat)：饱和阈值电压

3.Saturation Drain Current (Idsat)：饱和漏极电流

4.Leakage Current (Ioff)：关断漏电流

5.DIBL Parameter：Drain Induced Barrier Lowering（漏极诱导势垒降低）

6.Subthreshold Slope (S-factor)：亚阈值斜率

7.Maximum Substrate Current (Isubmax)：最大体电流

8.Drain-to-Source Breakdown Voltage (BVdss)：漏源击穿电压

9.Body Factor (γ)：体效应因子

阈值电压（Threshold Voltage, Vtext）说明

阈值电压Vt 指 MOSFET 的沟道开始形成的栅极电压。在该电压下，硅表面少数载流子浓度等于体内多数载流子浓度，晶体管进入强反型（Strong Inversion）状态。

Vtext 测量方法（常用的静态方法）：

1.将 Source 与 Body 接地。

2.在 Drain 施加小电压（例如Vds = 0.05 V）。

3.扫描Gate 电压Vgs 测量 Ids-Vgs 特性曲线。

4.找到最大跨导点（Maximum Transconductance Point, gm = ΔIds/ΔVgs）。

5.在该点绘制接线，并求Vgs 轴截距，然后减去½ Vds，即得到Vt。Vt

受工艺和器件几何尺寸影响：

1.短沟道效应（Short Channel Effect, SCE）：随着沟道长度减小，Vt 减小，出现Vt roll-off 现象。

2.沟道宽度效应（Channel Width Effect）：•在 LOCOS 隔离结构下，沟道宽度减小会导致Vt 增大（Vt roll-up）。•在STI（Shallow Trench Isolation）隔离结构下，沟道边缘电场会积累正离子，导致 Vt 降低（Reverse Channel Width Effect / Vt roll-off）。

饱和阈值电压(Saturation Threshold Voltage, Vtsat)

在MOSFET 工作时，当在Drain 端施加工作电压时，定义Vtsat 为使漏极电流满足以下条件的栅极电压：I_{ds} = 10,\text{nA} \times \frac{W}{20,\mu m}

其中，沟道宽度W 的参考基准为20 μm。Vtsat 的测量方法：

1.将Source 与Body 接地。

2.在Drain 端施加一定电压。

3.扫描Gate 电压V_{gs}，测量I_{ds}-V_{gs} 特性曲线。

4.当漏极电流达到10 nA/20 μm 的归一化电流时，对应的V_{gs} 定义为Vtsat。

工艺和器件尺寸对Vtsat 的影响：随着沟道长度减小，Vtsat 会降低。Vtsat 常用于器件裕量（Margin）的评估。一般来说，在短沟道器件中，Idsat 增加时，Vtsat 也会随之增加。

说明：文中曲线图仅为帮助理解的示意，与实际数据无关

“该图仅用于帮助理解，与实际数据无关。”

Saturation Drain Current,Idesat 饱和漏电流

Idsat 是 MOSFET 在饱和区工作时的漏极电流，与阈值电压(Vth) 一起构成表征器件电学特性的关键参数。它直接决定了器件的驱动能力、性能和电路速度。测量方法：在测试时，将源极(Source)与体区(Body) 接地，漏极(Drain) 施加工作电压Vdd，栅极电压(Vgs)从0V 扫描至 Vdd，并记录Ids–Vgs 曲线。当Vgs = Vdd 且满足饱和条件 (Vds ≥ Vgs – Vth) 时的漏极电流，即定义为Idsat。

Saturation Drain Current 测量方法

Leakage Current,loff漏电流的测量方法说明

Ioff 是指当MOSFET 处于关断状态（Vgs=0V）时，在 Vds=Vdd 条件下的漏电流。它主要来自亚阈值区的扩散电流，同时可能包含 GIDL 电流、结漏电流 (Junction Leakage) 等多种分量。测量方法：将Source 和 Body 接地，Drain 端加上工作电压Vdd，Gate 电压设为0V，此时直接测得的 Drain Current 即为Ioff。随着沟道长度缩短，短沟道效应(SCE) 会显著增强亚阈值电流，使得 Ioff 呈指数级增加。当器件存在 GIDL 或结漏电流时，即便在 Vgs=0V 附近，仍可能出现额外的漏电流贡献。Ioff 是决定芯片待机功耗的关键参数。若 Ioff 过高，会导致静态功耗急剧上升，严重影响低功耗器件的性能。

DIBL(Drain Induced Barrier Lowering)Parameter漏致势垒降低参数测量方法

当在漏极施加电压时，漏极电场会使源区与沟道之间的势垒降低，从而导致阈值电压下降，这种现象称为DIBL。DIBL 参数用于表征阈值电压随漏极电压变化而减小的程度。DIBL 的标准测量方法是：分别在低漏极电压（例如Vds ≈ 0.05V）与高漏极电压（例如Vds = Vdd ≈ 1V）下，扫描栅极电压并提取阈值电压（Vth）。阈值电压一般通过电流准则定义，例如I_d = 10nA \times W/L。

随后计算：DIBL = \frac{V_{th,low} - V_{th,high}}{V_{ds,high} - V_{ds,low}}通常以mV/V 为单位表示。

在短沟道器件中，随着沟道长度减小，DIBL 现象会显著增强。在工艺设计上：适当增加LDD 掺杂可以抑制DIBL，但过高的掺杂会引入寄生电阻效应。增加Halo 掺杂剂量则可有效增强沟道控制，从而降低 DIBL。

Subthreshold Slope (S-factor) 的测量方法

Subthreshold Slope 定义为在亚阈值区中使漏电流 (Ids) 增加 1 个数量级 (10 倍) 所需的栅极电压 (Vgs) 增量，公式为：S = \frac{dV_{gs}}{d(\log Ids)} \quad [\text{单位：mV/decade}]。测量步骤：1.将源极(Source) 与衬底 (Body) 接地，在漏极(Drain) 施加工作电压。

2.扫描栅极电压Vgs，从低电压逐步升高，测量对应的漏电流 Ids。

3.在亚阈值区绘制 log(Ids) – Vgs 曲线。

4.对曲线中线性区域进行拟合，取其斜率的倒数，即为S 因子。理想 MOSFET 的理论极限为60 mV/decade (在 300K 下)，但实际器件由于短沟道效应、泄漏通道等因素，通常大于 60 mV/decade。

Subthreshold Slope测量方法

Maximum Substrate Current（Isub_max）的测量方法

当 Drain 偏压作用下，沟道 Drain 端的 Pinch-off 区域中会形成强横向电场。该区域内载流子因冲击电离（Impact Ionization）而产生电子-空穴对（EHP）。其中：电子被收集到漏极电流中（Ids 的一部分），空穴被注入基底端，形成 Substrate Current（Isub）。这与热载流子效应（Hot Carrier Injection, HCI）密切相关，是评价 MOSFET 可靠性的关键参数之一。经验公式如下：Isub ∝ Id × S × exp(-Φ / λEm)其中，Id 为漏极电流，Em 为漏区最大横向电场，Φ 为电离势垒，λ 为平均自由程，S 为拟合因子。测量方法：Source 与Body 接地，在 Drain 端施加偏压，对Gate 电压进行扫描，测量 Substrate Current Isub。随着 Vgs 增加，Isub 先随Id 增加而上升，达到最大值（即Isub_max），随后由于电场分布变化，Impact Ionization 效果减弱，Isub 下降。特性与趋势：沟道长度越短，横向电场越强 → Isub 越大。NMOS 中电子迁移率高，冲击电离效应显著 → Isub 明显大于 PMOS。

“随着沟道长度的缩短，衬底电流增加；随着漏极电压的升高，衬底电流也增加。”

Drain-to-Source Breakdown Voltage（BVdss）的测量方法

BVdss 是指在 Vgs=0V（沟道未形成）条件下，Drain-Source 结发生击穿的电压，其主要决定因素为：长沟道器件：PN 结反向击穿（Junction Breakdown）短沟道器件：源漏间穿通效应（Punch Through）测量方法：Source 和 Body 接地，Drain 电压从 0V 开始扫描（Sweep）。当Drain 电流 Ids 达到一定判定值（如 1µA × W/20µm）时，对应的 Vds 即为 BVdss。特性与趋势：随着沟道长度减小，Punch Through 效应增强，BVdss 会下降。当沟道长度小于某一临界值时，BVdss 会显著降低，是确定器件电压裕量（Margin）的关键参数。