一文了解先进封装铜互联技术

摘要：这些应用推动了电子封装向更小尺寸、更强性能、更好的电气和热性能、更高的I/O数量和更高可靠性的方向不断发展。目前，大规模回流焊工艺和热压焊技术是电子组件中两种广泛使用的互连封装技术。两者都是使用Sn基焊料的软钎焊工艺，工艺路线如下图所示：

一、集成电路封装发展概况

目前，半导体业界确定了半导体发展的五大增长引擎(应用)，即:

1)移动(如智能手机、智能手表、可穿戴设备)和便携式(如笔记本电脑、相机);

2)高性能计算 (High performance computing,HPC)，也被称为超级计算，能够在超级计算机上高速处理数据和执行复杂计算;

3)自动驾驶汽车;

4)物联网(Internet of Things,IoT)，如智能工厂、智能健康;

5)大数据(云计算)和即时数据(边缘计算)。

这些应用推动了电子封装向更小尺寸、更强性能、更好的电气和热性能、更高的I/O数量和更高可靠性的方向不断发展。目前，大规模回流焊工艺和热压焊技术是电子组件中两种广泛使用的互连封装技术。两者都是使用Sn基焊料的软钎焊工艺，工艺路线如下图所示：

该技术具有低键合温度 (250 ~ 300 ℃)和低成本等优势。并且在回流过程中可以实现自动对中。但是，该工艺也存在很多不足，例如：在回流过程中焊料容易出现外溢；Sn基焊料的电气性能较差，锡基焊料的较高焊接温度通常会导致芯片或基板严重翘曲，这些缺陷的存在制约着Sn基焊料的进一步发展。

二、先进封装技术诞生

随着集成电路产业的不断发展，摩尔定律在传统半导体行业面临冲击。业界提出More Moore和More than Moore两条路径，通过采用新架构或新材料来维持半导体行业的发展。

一是遵循摩尔定律，致力于晶体管的不断缩放以提高性能，从而进一步提升性能和降低功耗，即More Moore。

二是拓展摩尔定律，通过电路设计、系统算法优化或封装技术来提高芯片的性能，即More Than Moore。随着先进制程逐渐向原子尺寸逼近，短沟道效应和量子隧穿效应使晶体管的制造难度呈指数级增加。集成电路制程不仅成本整体提升，且在7nm、5nm、3nm 制程的量产进度均落后于预期。

先进封装技术登上历史舞台，拓展摩尔定律技术路线。在后摩尔时代，先进封装技术即将迎来高光时刻。

目前，已经出现许多先进的封装技术，如2-D扇出(芯片优先)IC集成，2-D 倒装芯片集成，封装上封装(PoP)，封装中系统(SiP)，µ凸点3-D IC集成、无凸点3-D IC集成等。

早期的引线键合（Wirebond），由于其焊点仅能排列在芯片周围，因此无法提高互连的I／O密度，为了提高互连密度，IBM提出了倒装键合（Flip Chip），利用焊锡凸点（Solder Bump），将芯片与芯片键合在一起。

由于是阵列式排列，能够布满整个芯片，非常有效地提高了互连密度。由于无铅焊锡的熔点比较低，键合温度可以做到 230℃ 下，因此得到了广泛的应用。

但当互连密度提高到一定地步时，焊点将很容易完全转化为金属间化合物（Intermetallic Compound, IMC），进而降低焊点的机械性能与导电性能。小节距下还容易形成桥接失效（Bridge Failure），同时也会增加底部填充工艺的难度。并且焊锡和IMC的电阻率远大于铜，非常不利于先进封装的性能提升。

因此提出利用铜铜直接键合技术，其中一个研究方向，铜铜混合键合技术已经得到了应用。该技术将铜焊点镶嵌在介电材料中，并利用热处理同时键合两种材料，由于固态的铜原子会发生扩散，因而可以实现键合。

整个过程一直处于固态，故不会有桥接问题。并且比起使用焊锡微凸点，混合键合能提升200倍的焊点密度，并将信号传导所需的能量降低至三分之一以下。

得益于该技术的惊艳表现，AMD已经将该技术应用到他们的产品中去了，而其他厂商 IMEC, GlobalFoundries, Leti等也投入研究。

三、铜铜互联封装技术应用

(1)硅通孔技术

硅通孔（Through Silicon Via, TSV）技术是通过在硅孔中填充钨、铜、多晶硅等导电物质。TSV可以形成垂直方向上的电气互连，避免了长布线带来的尺寸限制和信号延迟等问题，有效减小了封装体的尺寸。因此，相对于二维封装技术，电气性能更强，堆叠密度更高、带宽更宽，同时还有更低的功耗。非常适合便携式电子产品和物联网/可穿戴设备等，具有非常大的商业价值。

TSV制造流程一般是：对硅基体进行氧化，在硅片上刻蚀形成微孔；利用化学气相沉积方式制作介电层；通过物理气相沉积制作导电的种子层；然后是电镀铜和最后是机械抛光整平。

在这些步骤中，由于硅通孔的孔径较小，又比较深，高深宽比使得其有较大的表面张力，并且孔外的电流密度一般高于孔内，物质很难扩散到孔内部，因此填充难度较高。不仅带来很高的成本，沉积速率也不够理想。而TSV技术是三维集成的关键技术之一，因此，业内的科研人员围绕TSV的填充工艺展开了大量的研究。

(2)再布线层技术

为了不断扩展摩尔定律，除了晶体管的新型纳米技术的发展外，2.5D和3D的先进封装技术也在快速发展。在集成扇出（integrated fan-out，InFO）封装中引入再分配层（redistribution layer，RDL）可实现更好的集成能力和更低的成本。

便携设备中芯片的厚度限制抑制了其散热能力。因此，下一代移动应用需要提高热性能。预计由RDL技术制造的并排封装将是未来的移动封装解决方案，因为与PoP 相比，并排结构可以增加芯片厚度，并且RDL可以通过用RDL代替传统印刷电路板（PCB）来提供小的形状因数，从而提高热性能。然而，需要解决与台阶高度、翘曲、底切、和泄漏相关的关键挑战，以实现精细间距RDL集成。

以下是IC堆叠的工艺流程：

如上图所示，电镀铜是RDL工艺制造的重要步骤之一。由于RDL具有直径小于50μm的盲孔和节距范围为50μm至20μm甚至更小的布线，因此通孔填充能力和均匀性仍然是该应用的主要挑战。

(3)铜柱凸点技术

随着I/O密度的提高，传统的焊料凸块(solder bump)封装工艺已经无法满足使用需求。C2(Chip Connection)技术逐渐成为主流，与C4 技术中的焊球相比，铜柱直径不受高度影响，因此可以进一步缩小节距。铜柱凸点的主要制作工艺包括物理气相沉积（PVD），光刻，电镀，蚀刻和回流焊。

下图是传统凸点与铜柱凸点图片：

下图显示了铜柱凸点的制造工艺流程图。

首先利用PVD工具沉积Ti/ Cu种子层。然后旋涂光刻胶，曝光显影来制作电镀模具。接着电镀铜柱，电镀液主要成分是H2SO4和CuSO4，还有某些有机添加剂，如抑制剂、整平剂和加速剂，以实现自下而上的沉积。接着镀上一层焊料，蚀刻种子层，最后是回流。

(4)电镀键合技术

电镀键合技术是在两个微结构之间进行互连或接触的作用。使用这种电镀键合工艺可以应用于芯片封装。下图显示了电镀接合程序的示意图。与倒装芯片方法一样，将两个承载要连接的金属结构的基板连接在一起。然后将这种组合浸入电镀溶液中，并向通电层施加电势，金属沉积在阴极，从而结合并形成连接。多种金属电镀溶液可用于电镀接合，包括Cu、Au、Ni、Ni/Fe和多种其他金属。