Chiplet三要素:既要会做也要会拆,还要会拼
3nm、2nm、18A......,艰难向前的先进制程,越来越难以匹配高算力芯片的迭代需求。在摩尔定律摇摇欲坠的共识下,系统级优化正被寄予更多的厚望,尤其是Chiplet这项技术的广泛应用和落地,业界早已迫不及待,因为它既是高端芯片突破制程瓶颈的法宝,也是先进
3nm、2nm、18A......,艰难向前的先进制程,越来越难以匹配高算力芯片的迭代需求。在摩尔定律摇摇欲坠的共识下,系统级优化正被寄予更多的厚望,尤其是Chiplet这项技术的广泛应用和落地,业界早已迫不及待,因为它既是高端芯片突破制程瓶颈的法宝,也是先进
国产芯片制造商北极雄芯近期宣布,其“启明935A”系列芯片已成功完成点亮及一系列功能性测试,标志着该系列芯片已达到车规级量产标准,为自动驾驶领域带来了一项创新技术。
启明935 HUB Chiplet可以和不同数量的大熊星座AI Chiplet互相搭配,再结合灵活的封装方式,快速形成不同性能等级的SoC芯片。
随着AI、5G、IoT、云计算等技术和应用的不断发展,全球半导体行业正在加速向2030年的万亿规模突进。然而,要匹配AI大模型算力增长的惊人需求,传统的摩尔定律的路径已经举步维艰,半导体行业急需在——算力、存力、运力和电力等方面突破目前的技术局限,需要通过创新
Chiplet集成技术已成为先进封装技术中的重要发展方向,为克服传统单片芯片设计的局限性提供了解决方案。此技术实现了在同一封装内集成多个裸片,在半导体制造中提供了更高的灵活性、性能和成本效益[1]。
12月11日,上海集成电路2024年度产业发展论坛暨第三十届集成电路设计业展览会在上海世博展览馆开幕,聚焦“智慧上海,芯动世界”主题,共同探讨集成电路产业未来图景。
引领集成电路行业数十年高速发展的“摩尔定律”如今日趋放缓。随着芯片工艺制程节点向 3nm、2nm 演进,量子隧穿效应、短沟道效应等带来的漏电、发热等问题愈发严重,在有限的面积内增加更多晶体管变得愈发困难,成本大幅攀升,业界不得不探索其他技术路线。
在即将于2024年12月11日至12日盛大启幕的上海集成电路产业发展论坛暨中国集成电路设计业展览会(ICCAD 2024)上,SoC设计与应用技术的领军者Socionext将携其前沿解决方案惊艳亮相。此次盛会选址于上海世博展览馆,Socionext将在K01-
近两年来,随着ChatGPT等大模型浪潮的兴起,AI技术与应用取得了突破性的进展。这些高算力AI应用对计算能力的需求与日俱增,推动了对高性能计算芯片与Chiplet集成技术的需求。
Chiplet的前景很好理解。它们可以加快上市时间,并且结果始终如一,无论在哪种工艺节点上,它们都能为特定工作负载或应用提供最佳效果,而且通常比大型单片 SoC 的良率更高。但大型垂直整合企业希望严格定义chiplet的插槽规格,而众多初创公司、系统公司和政府