摘要：在PCB设计中，工程师们往往对高速信号的完整性保持高度警惕，却容易忽视低速信号走线的阻抗控制问题。当相邻走线间距呈现不规则变化时，即便信号速率不高，仍然会引发意想不到的信号质量问题。这种间距变化带来的阻抗扰动，远比单纯考虑串扰问题更值得关注。
在PCB设计中，工程师们往往对高速信号的完整性保持高度警惕，却容易忽视低速信号走线的阻抗控制问题。当相邻走线间距呈现不规则变化时，即便信号速率不高，仍然会引发意想不到的信号质量问题。这种间距变化带来的阻抗扰动，远比单纯考虑串扰问题更值得关注。
一些速率虽然不算特别高，但是对时序、信号质量有要求的数字接口，例如“SDIO”。我要注意走线间距的问题。
如果走线可以间距足够的大，例如满足3W，并且可以用GND隔离，并且足够的空间打GND地孔，那么也没什么纠结的。但是往往我们没有那么多足够的空间来走线。这时候，我们需要判断让两根线的间距增大一些。但是不要盲目铺GND
为什么不要随便在高速线旁边铺铜？
那么，我们就像知道，此时50Mbps的信号，或者100Mbps的信号走线是否会干扰相邻信号。
我们实际场景中，只能做到2W，是否有串扰问题呢？
若PCB空间不足，可采取以下平衡策略：
优先级分级 ：
CLK信号 ：必须满足4W间距或地线隔离。
CMD信号 ：次优先级，≥3W间距。
DAT0-DAT3 ：组内等长优先，组间允许局部放宽至2.5W（需SI验证）。
局部密度调整 ：
非关键信号（如CD检测）可缩小间距至2W。
牺牲布线层 ：
将SDIO信号单独布置在一层，避免与其他高速信号（如DDR、USB）平行。
如果我们做不到3W，把间距缩小为2W，除了串扰问题，还有什么问题呢？
当 PCB 走线间距无法满足 3W 规则（即线中心距为 3 倍线宽），而只能采用 2W 时，会对信号完整性和 EMI 产生显著影响，具体问题及对策如下：
串扰增加
间距从 3W 减至 2W 时，相邻信号线间的电场耦合增强，串扰噪声可能增加 30%~50%（差分对更敏感）。
高频信号（如 PCIe Gen4 以上）的近端串扰（NEXT）可能超出规范要求，导致误码率上升。
阻抗偏差
差分对间距缩小会降低差分阻抗（典型值下降约 5~10Ω），若设计容差为 ±10%，可能超出允许范围。
单端线与参考平面的间距变化也会影响单端阻抗，导致反射增加。
EMI 辐射增大
紧密间距会增加共模电流辐射，尤其是当差分对不平衡时，EMI 可能超出 FCC/CE 认证限值。
虽然100MHz以下的信号对2W间距的相邻走线串扰影响是有限的，但是会影响阻抗，间距的变化会导致阻抗变化，从而引起反射，导致信号质量变差。我们还是把2W优化为2.5W。
PCB设计系列文章
【1】兴趣驱动热爱
【2】硬件工程师要不要自己画PCB
【3】PCB走线应该走多长？
【4】PCB走线应该走多宽？
【5】PCB的内电层
【6】过孔
【7】PCB能不能走锐角和直角？
【8】死铜是否要保留？（PCB孤岛）
【9】焊盘上是否可以打过孔？
【10】PCB材料、FR4到底是指什么材料？
【11】阻焊层，绿油为什么多是绿色
【12】钢网
【13】预布局
【14】PCB布局、布线 的要领
【15】跨分割走线
【16】信号的反射
【17】脏信号
【18】沉金、镀金、喷锡等表面处理工艺
【19】线距
【20】电容的摆放位置
【21】串扰
【22】PCB的飞针测试
【23】FPC概述及仿真
【24】为什么PCB变形弯曲？如何解决？
【25】一文搞懂“特征阻抗”
【26】PCB的叠层设计
【27】高速电路PCB回流路径
【28】PCB设计中电源处理与平面分割
【29】锯齿形的PCB走线——Tabbed routing
【30】PCB的介质损耗角是什么“∠”？
【31】PCB铜箔粗糙度对高速信号的影响
【32】晶振为什么不能放置在PCB边缘？
【33】什么是高速信号？
【34】什么是传输线
【35】预加重、去加重和均衡
【36】如何利用PCB散热
【37】PCB设计中的“stub”
【38】纠结：走线之间的GND保护地线要还是不要？
【39】PCB 覆铜
【40】进行 PCB 设计时应该遵循的规则
【41】PCB叠层设计中的“假八层”
【42】除了带状线、微带线，还有“共面波导”
【43】PCB焊盘设计工艺的相关参数
【44】PCB设计时，板边为什么要打地孔
【45】更容易散热的PCB：铝基板
【46】为什么要把参考平面掏空？
【47】晶振的PCB设计
【48】用EMC思想来设计DC/DC电源的PCB
【49】PCB拐弯，不一定是圆弧走线最好
【50】为什么要把过孔堵上“导电孔塞孔工艺”
【51】电源PCB布局布线要点
【52】PCB板上的Mark点
【53】用ADS仿真高速信号跨分割
【54】刚柔板(软硬结合板)
【55】数模混合的PCB设计
【56】PCB设计中电容的摆放
【57】PCB设计中过孔残桩的影响
【58】去耦电容在PCB设计中的布放与走线
【59】PCB设计checklist：结构
【60】PCB设计checklist：电源
【61】PCB设计checklist：布线
【62】PCB设计checklist：高速数字信号
【63】工艺边
【64】PCB设计：金手指
【65】PCB设计：差分线
【66】DDR4的PCB设计及仿真
【67】电路板设计中要考虑的PCB材料特性
【68】什么是好的“PDN”的PCB设计
【69】PCB详细布局、布线设计
【70】USB2.0 PCB布线
【71】反激式开关电源PCB设计要点
【72】PCB设计，焊盘与过孔工艺规范
【73】PCB哪些因素影响损耗
【74】PCB 过孔对散热的影响
【75】如何在PCB设计阶段规避焊接的问题
【76】为什么有时在PCB走线上串个电阻？有什么用？
【77】PCB爆板
【78】PCB设计不好造成的信号完整性问题
【79】PCB设计：绕等长
【80】电子产品的结构设计
【81】PCB的安规设计
【82】PCB的可生产性设计（DFM）
【83】PCB设计的EMC考虑
【84】高速数字电路PCB“接地”要点
【85】跨分割，信号能有多坏
【86】如何确保PCBA的质量--常用的14种测试方法
【87】DC/DC电源PCB设计中，一定要把这个点设计好
【88】铺铜的间距有什么要求？
【89】开关电源的输入电容的PCB设计技巧
【90】PCB设计抗干扰有哪些方法？
【91】PCB叠层设计
【92】为什么PCB线路板要把过孔堵上？
【93】在PCB生产过程中，是如何控制走线阻抗的？
【94】时域反射计（TDR）：硬件工程师的秘密武器
【95】PCB 设计进阶：PCB热设计优化
【96】PCB布局与电源设计
【97】电源PCB设计要点及规范（系统化整理）
【98】PCIe的AC耦合电容靠近哪里放置？你是不是一直被误导了？
【99】PCB设计中的“脖子设计”neck design
【100】铜箔粗糙度——会有这么大影响么？
【101】画PCB时的强迫症
【102】为什么要用“十字形花焊盘”？
【103】FPC设计以及仿真
【104】HDMI信号间隔地线间隔，多少距离打地孔？
【105】华为PCB的EMC设计指南
【106】PCB就像乳沟挤挤都会有的：论PCB"空间管理"艺术
【107】为什么还没把AI应用在画PCB上？
【108】为什么BGA扇出时使用3mil，而后续走线加宽？
【109】为什么不要随便在高速线旁边铺铜？
来源：硬件十万个为什么
