摘要：虽然目前平面设计似乎占据了蓬勃发展的电动汽车动力传动系统逆变器市场的大部分份额，但在不久的将来，成本压力和边际收益可能会使沟槽设计脱颖而出。在本文中，我们将解释这两种设计的不同优缺点、当前的商业影响以及这些器件的未来前景。

* 来源：PGC Consultancy Ltd 作者：Peter Gammon 编译：吴晰

目前，SiC 行业出现了两极分化：一方面是选择保守、安全的平面 MOSFET 设计，另一方面是大力发展高效、紧凑的沟槽 MOSFET 设计。

虽然目前平面设计似乎占据了蓬勃发展的电动汽车动力传动系统逆变器市场的大部分份额，但在不久的将来，成本压力和边际收益可能会使沟槽设计脱颖而出。在本文中，我们将解释这两种设计的不同优缺点、当前的商业影响以及这些器件的未来前景。

正如各大 SiC IDM 制造商在衬底供应、扩张计划和客户群方面都奉行各自的战略一样，战略差异的另一个要点在于每家公司设计晶体管的方式。直到 2023 年底，西方 SiC 器件制造商“五巨头”之间一直存在“分歧”，意法半导体、安森美和 Wolfspeed 一直在追求传统的 “平面”MOSFET 架构，而罗姆和英飞凌则在开发更复杂的沟槽 MOSFET 架构。

2023年底，在意大利举行的国际SiC会议（ICSCRM）上，安森美和意法半导体就其 MOSFET 设计的未来方向提出了明显不同的战略。安森美宣布他们于 2024 年发布的 M4T MOSFET 将是他们的第一代沟槽 MOSFET。相比之下，意法半导体致力于至少在接下来的两代产品中采用平面设计器件。

在本文中，我们将深入探讨器件设计的相关性，尝试从某种角度说明这些器件之间的差异及其商业影响。首先，我们将以器件设计对推动技术进步和降低成本的作用为背景，然后再研究设计之间的根本差异，以及选择其中一种的利弊。最后，我们将探讨迄今为止沟槽式与平面式决定在商业上取得的相对成功，然后展望未来 5 年的技术前景。

01.

芯片设计的权衡取舍

每个 IDM 的器件设计人员在决定其产品特性方面都发挥着至关重要的作用。他们需要在碳化硅芯片的尺寸（成本）、效率（电阻和开关损耗）以及可靠性和鲁棒性之间进行关键权衡。

经过昂贵的晶体生长、晶片加工、外延、制造以及与良率相关的损失之后，一个 150 mm的碳化硅晶圆成品的生产成本将超过 1500 美元。因此，考虑到成品晶圆的成本，必须最小化每个 MOSFET 芯片的面积，从而最大化每个加工晶圆的芯片切割数量。

对于器件设计人员来说，关键参数是 MOSFET 的比导通电阻 (Ron.A)，它是半导体单位面积电阻的度量，单位为 Ω.cm2。该值决定了芯片需要多大才能实现给定电阻的产品。如果MOSFET技术的Ron.A可以减小，那么固定电阻产品（例如15 mΩ MOSFET）的芯片面积可以最小化，从而使每个晶圆切割的芯片数量最大化。或者，如果芯片尺寸是标准的（例如 5x5mm 汽车芯片），则芯片的电阻将最小化，从而减少其损耗。这对于 IDM 来说又是更有利可图的，因为较低电阻的产品将比较高电阻的产品有溢价。

减小芯片尺寸（或最大化功率密度）的第二个好处是最大限度地减少开关损耗，即每次打开或关闭器件时浪费的能量。开关损耗是器件电容造成的，而电容又与芯片面积成线性关系。

图 1：特定导通电阻的历史视角，特定导通电阻是决定 SiC MOSFET 芯片尺寸的关键指标。值得注意的器件包括首款商用 SiC MOSFET，这是 Wolfspeed (Cree) 于 2011 年发布的 1200V 器件；首款650V MOSFET，这是意法半导体的技术，被Telsa采用；以及当今功率密度最高的 MOSFET，即罗姆的第 4 代沟槽产品。

自 2011 年 Wolfspeed 发布首款平面 SiC MOSFET 以来，Ron.A 随着每一代产品的发布而稳步下降，如图 1 所示。当今可用的最低 Ron.A 产品是第 4 代 Rohm Trench MOSFET。随着时间的推移，这种减少表明效率、良率和成本都比早期的保守设计有所提高。

因此，体积小、功率密度高的 SiC MOSFET 芯片可以最大限度地减少开关损耗，从而提高效率，并最大限度地增加每个晶圆上的器件数量。然而，随着功率密度的增加，芯片内的局部工作温度也会升高。这对芯片的可靠性及其在故障或过载条件下的生存能力产生重大影响。因此，为了提高效率和经济性而缩小芯片体积与提高可靠性之间存在着固有的权衡。

02.

平面和沟槽设计介绍

平面和沟槽 MOSFET 布局的横截面如图 2 所示。简单地说，与传统平面 MOSFET 相比，沟槽 MOSFET 设计是一种更紧凑的设计。该设计使 MOSFET 中的关键金属氧化物半导体(MOS) 接口能够垂直定向而不是横向定向，从而实现更紧凑和更低电阻的设计。如前所述，沟槽设计的特定导通电阻（特定导通电阻，Ω.cm2）较低，因此可以实现更小的芯片，但需要进行权衡。

图 2：左，平面 MOSFET；右，沟槽 MOSFET

图 3 所示为在 SiC 衬底上制造的传统平面 MOSFET 的代表性横截面。这个“晶胞”只有 6 µm 宽，但如图 3 中的第二张图所示，它的第三维长度可以是一毫米或更长。它也是整个芯片上成行连接的数百个单元中的一个。晶胞是器件设计人员的“乐园”，它包含两个金属氧化物半导体（MOS）沟道（用于打开和关闭器件）、足够厚以支持所需电压的漂移区域以及提供机械支撑的厚基板。每种特性都会对总电阻产生一定的影响。

图 3：左图是 SiC 平面 MOSFET“晶胞”的横截面。其主要特征包括限制其尺寸减小的横向通道。右图是裸片中晶胞的 3D 可视化、整个裸片的自上而下视图以及切成相对较少裸片的 SiC 晶圆。

两个最大的电阻（JFET 电阻和沟道电阻）位于 MOSFET 的顶面。作为众多博士论文和数十年 SiC 会议的主题，许多加工技术和设计技巧都被用来最大限度地降低这些电阻。然而，减小器件的单元间距是最小化这些具有挑战性的电阻的最有效方法之一，因为单元间距减半将使单位面积内的沟道数增加一倍，从而使 JFET 和沟道区域的电阻减半。

然而，在平面设计中减小单元间距的能力是有限的。如图 3 所示，两个源极接触、两个沟道区域和一个 JFET 区域均沿晶圆表面横向实现的，从而占据了晶圆上的关键空间。尽管如此，最新一代 SiC 平面 MOSFET 的单元间距仍在减小，意法半导体最新的平面 MOSFET 的单元间距低于 5 µm。

图 4：左图，SiC 沟槽 MOSFET“晶胞”的横截面。与背景中看到的平面 MOSFET 不同，其沟道沿蚀刻沟槽垂直延伸，从而可以显着减小单元间距。没错，结果是可以在更小的空间内实现给定数量的单位单元，从而形成更小的芯片，并且从每个成品 SiC 晶圆上切割出相对更多的芯片。

如图 4 所示，沟槽设计的诀窍在于沿蚀刻到 SiC 表面的垂直沟槽侧壁定位相同的源极沟道 JFET 结构。虽然沟槽 MOSFET 的设计和制造更为复杂，但它允许单元间距发生阶跃变化。例如，罗姆最新的第四代沟槽 MOSFET 的单元间距仅为 2 µm，比最新一代的平面器件小 2.5-3 倍。如图 4（图 4 包含图 3 平面器件的基准比较）所示，单元间距减小的结果是能够缩小芯片面积，从而最终实现在单一基板上生产更多芯片。据悉，罗姆最新推出的第 4 代沟槽 MOSFET 在给定额定电阻下的面积比市场上的平面器件小 8-15% 左右。

与漂移区和衬底相关的电阻大多不受沟槽栅极与平面栅极设计的影响。然而，单位面积上多出 3 倍的载流沟道（和 JFET 区域）会按比例降低这些区域的电阻，这就相当于水管的类比，即并联三根水管而不是一根。由于沟道和 JFET 电阻约占平面 MOSFET（650V 时）Ron.A 的 25-35%，这就是芯片相对缩小的原因。

总而言之，采用沟槽技术可以降低器件的电阻，特别是来自碳化硅沟道的电阻，因为与硅技术相比，碳化硅沟道的电阻仍然很高。过去二十年来，英飞凌、意法半导体和其他公司在硅沟槽 MOSFET 和 IGBT 技术方面积累了丰富的经验，因此这些设计的复杂性有所降低。

03.

沟槽设计——挑战

虽然小型沟槽 MOSFET 芯片和相对较大的平面 MOSFET 芯片可能具有相同的电阻，但图 4 中沟槽架构的更紧凑布局将导致每单位面积产生更多热量。由于导热性是材料固有的、不可改变的特性，这会导致较小沟槽 MOSFET 芯片内的温度升高。从另一个角度来看，将芯片视为一个整体，同样数量的废能可能会在器件内转化为热量，但现在这些废能被挤压到了更小的芯片中。

芯片内部温度升高会导致许多问题。最重要的是 MOSFET 的可靠性，如果运行温度升高，MOSFET 的可靠性就会受到影响，这对栅极氧化物的长期存活影响最大。此外，电阻会随温度升高而增大，从而阻断可通过的电流。

随着功率密度越来越高，制造商准备给予特定导通电阻额定值的 SiC 产品的电流额定值也在逐渐降低。例如，仅在一代器件之前，采用 T0247 封装的 20-30mOhm 范围内的 650V SiC MOSFET 的额定电流通常超过 90 安培。如今，最新一代的 20-30mOhm TO247 MOSFET 额定电流约为 55 安培。

另一个重要指标是设备的“鲁棒性”，即器件在极端故障条件下的生存能力。例如短路故障或宇宙射线撞击，在这两种情况下，设备中同时存在大电流和大电压，从而导致大功率尖峰和局部发热。同样，与更保守的平面器件相比，面积小、功率密度高的芯片的相对鲁棒性也会降低。

简而言之，功率密度越高的器件，必须做出的妥协就越多。这一点在碳化硅 MOSFET 的短路抗扰度发展过程中体现得最为明显。图 1 详细描述了过去十年中 Ron.A 的逐步进步，而图 5 则将这一进步与这些连续几代 MOSFET 在短路故障中的存活时间进行了对比。早期的 MOSFET 可以在短路故障中存活 10 µs 以上，这个数值是从硅器件继承下来的。不过，现在某些器件的这一值已降至不到 3 µs。如图所示，罗姆的沟槽 MOSFET 之所以与众不同，部分原因在于它们将单元间距减小至 2 µm，同时创新的栅极设计使其短路抗扰度保持在 5 µs 以上，令人印象深刻。

图 5：总体技术趋势表明，降低比导通电阻 (Ron.A) 可缩短短路承受时间。罗姆值得称道的第四代器件通过创新的布局成功地扭转了这一趋势（来源：罗姆）。

热量滞留问题会影响任何功率密集型 MOSFET。然而，由于沟槽 MOSFET 的功率密度通常比平面器件更高，因此许多问题对沟槽 MOSFET 的影响更大。

与沟槽 MOSFET 相关的另一个挑战是其复杂性。SiC MOSFET 设计规则之一是必须保护其栅极氧化物免受 SiC 漂移区内高电场的影响。这是平面设计所固有的，p 体接触形成天然屏蔽，将电场峰值推至 JFET 区域的底部。

相反，沉入SiC表面的沟槽则会将栅极进一步推向漂移区，而漂移区可能会有非常高的电场。因此，每个沟道 MOSFET 设计都必须使用能够保护栅极氧化物的结构。从图 4 中的罗姆设计中可以看出，与源极触点相连的深 P 柱结构将迫使电场峰值深入器件内部。

随之而来的挑战是，许多保护沟道栅极的最简单、最明显的方法都已申请了专利，限制了新进入者的操作自由。用于保护栅极氧化物的创新设计，如英飞凌和罗姆的设计，都已获得专利，新设计必须绕过这些专利。

04.

沟槽与平面：商业影响

直到最近，选择沟槽 MOSFET 设计的主要 SiC IDM 厂商还是罗姆和英飞凌。其他主要厂商，特别是 Wolfspeed、意法半导体和安森美，都选择了平面设计。

Yole 最近发布的一张图表详细介绍了这些公司在吸引 OEM 设计胜利方面的相对成功。。一种趋势似乎表明，生产平面 MOSFET 的公司在利润丰厚的动力传动系统逆变器业务中取得了更大的成功。尽管如此，英飞凌在这个市场上还是取得了一些成功，而罗姆和英飞凌都在低功率车载充电器市场上获得了业务。

这种趋势的原因可能是一个有争议的问题。然而，背景很重要：高功率传动系统逆变器需要许多大电流 SiC MOSFET（Tesla Model 3 中高达 48 个100A 芯片），对于车辆的长期安全运行至关重要。时至今日，该应用仍然以久经考验的硅 IGBT 为主导，转用碳化硅仍然是一项大胆的举措。

笔者认为，OEM正在权衡他们将首先采用哪种 SiC 器件，这对于一个保守的行业来说是一次巨大的飞跃。事实上，我们已经看到特斯拉对意法半导体的 SiC 平面 MOSFET 进行了相当大的降额处理，这是他们在 Model 3 中首次采用，这些降额处理降低了其潜力，以确保这一新兴技术的长期生存。因此，与效率和芯片成本相比，以长期可靠性和稳健性为形式的安全性才是最重要的。在这种情况下，与效率已达到 99% 以上的平面碳化硅器件相比，沟槽式 MOSFET 在成本或效率方面略有提高的可能性，在这种压力最大的应用中就显得不那么重要了。

然而，在其他应用中，如车载充电器、数据中心、工业设备、空调装置等，沟槽式 MOSFET 在效率和成本方面的优势可能更胜一筹。这也是英飞凌和罗姆相对成功的原因，根据麦肯锡公司最近的一份报告，尽管英飞凌和罗姆在汽车设计方面胜出一筹，但仍占据了碳化硅 MOSFET 市场 32% 的份额。

05.

沟槽与平面：未来展望

如今，大多数硅功率 MOSFET 和许多 IGBT 都采用沟槽栅结构。这是因为效率和成本的边际收益变得越来越重要，从而将硅推向其基本极限。虽然目前碳化硅 MOSFET 离其材料极限仍有一定距离，但我相信，未来几年市场将向沟槽架构发展。这将由 IDM 内部驱动，因为它们突破了特定导通电阻降低的界限，推动良率提高和成本降低，同时提高了效率。

虽然目前动力传动系统逆变器市场是一个平面产品占主导地位的领域，但随着每家制造商都在使用其第一代 SiC 逆变器，并对 SiC 的效率和可靠性有了可信赖的实际数据，因此降低芯片成本的推动力可能会“战胜”之前的谨慎。这将使那些目前以平面产品主导汽车市场的 IDM 与那些“赌一把”并在早期率先开发沟槽 MOSFET 的 IDM 之间展开有趣的竞争。

展望未来，我们可能会看到当前的平面 MOSFET IDM 在其产品组合中增加沟槽产品。通过同时经营两条产品线，这将使它们从每种器件架构所能进入的不同市场中获益。

事实上，安森美看起来是第一家同时采用这两种技术的公司，他们在 2023 年 ICSCRM 会议上宣布，将于 2024 年发布 M4 1200V 沟槽产品，其特定导通电阻将比同等的平面 M3 技术低 25%。然而，在同一次会议上，意法半导体却发表了相反的大胆声明，称至少在下两代器件中，他们将坚持平面设计。Wolfspeed 目前只采用平面设计，而且也没有宣布将来会采用沟槽设计。

最后，我们期待在 2024 年进一步了解英飞凌的第二代沟槽 MOSFET，期待看到英飞凌在降低特定导通电阻方面迈出积极的一步，最大限度地发挥其内部沟槽技术专长的优势。

* 本文系编译分享，内容仅供参考

来源：卡比獸papa