摘要：继2025年4月02日，复旦大学集成芯片与系统全国重点实验室周鹏、包文中联合团队成功研制全球首款基于二维半导体材料的32位RISC-V架构微处理器“无极（WUJI）”发表于Nature之上后，今日周鹏等研究者再发Nature！十五天内，连发两篇！

继2025年4月02日，复旦大学集成芯片与系统全国重点实验室周鹏、包文中联合团队成功研制全球首款基于二维半导体材料的32位RISC-V架构微处理器“无极（WUJI）”发表于Nature之上后，今日周鹏等研究者再发Nature！十五天内，连发两篇！

追求程序速度低于1纳秒的非易失存储器，超越非易失闪存和高速易失静态随机访问存储器的能力，是内存技术领域长期面临的挑战。

为了克服非易失性存储器的速度瓶颈，利用先进材料的基础物理革新，人们正在开发出一系列新型存储器。

作为应用最广泛的非易失存储器，flash的速度受到电场辅助程序效率低下的限制，据报道其速度远低于亚纳秒级。

在此，来自复旦大学的刘春森&周鹏等研究者报告了一种基于二维增强型热载流子注入机制的二维狄拉克石墨烯通道快闪存储器，支持电子和空穴注入。相关论文以题为“Subnanosecond flash memory enabled by 2D-enhanced hot-carrier injection”于2025年04月16日发表在Nature上。

随着人工智能技术的快速发展，亟需开发具有亚纳秒级速度的非易失性数据存储技术以突破计算能效瓶颈。

目前最快的静态随机存取存储器（SRAM）虽可实现亚纳秒级速度，但存在数据易失性、能效低下及存储密度不足等固有缺陷。

主流非易失性闪存虽具备大容量存储和低成本制造优势，但其编程速度仍远低于易失性存储器。为突破非易失存储的速度限制，相变存储器、阻变存储器、铁电存储器和磁随机存储器等新型存储技术相继涌现。

这些技术均基于先进材料中的创新物理机制，展现出前所未有的速度潜力，但也各自面临重大挑战。

根据《国际器件与系统技术路线图》指出，相变存储器存在热干扰问题，阻变存储器受统计波动影响，铁电存储器面临CMOS工艺兼容性难题，而磁随机存储器则难以实现器件微缩。

尽管新型存储技术层出不穷，业界普遍认为传统闪存无法实现1纳秒以下的编程速度。

闪存的基本物理机制基于电场设计，包括栅极-沟道方向的垂直电场（Edielectric）和源漏之间的水平电场（Ey）。其中Edielectric对应Fowler-Nordheim（FN）隧穿机制，Ey则关联热载流子注入机制。

传统硅基闪存的FN隧穿效率受势垒高度限制，其速度仅能达到10-100微秒量级。

近期研究表明，二维半导体材料通过降低有效势垒高度，可在15V工作电压下将FN隧穿速度提升至10-20纳秒，但该速度仍不理想且工作电压偏高。

另一种重要方法是利用沟道Ey电场加速载流子至高能态，通过"热"载流子穿越势垒来提高编程速度，但硅材料体系的电场加速效率有限，仅能支持数十纳秒的编程速度。

在此，本研究发现了沟道厚度调制的Ey分布效应，利用二维材料的原子级薄特性有效提升最大水平电场强度（Ey,max），实现了二维增强型热载流子注入（2D-HCI）机制。

验观测到二维材料中的注入电流比硅基体系高出数个数量级，并在二维狄拉克材料（石墨烯）与二维半导体（二硒化钨）中观察到截然不同的注入行为。

基于2D-HCI机制，研究者研制出沟道长度（Lch）可调的亚纳秒闪存，其注入效率随器件尺寸缩小而提升。

其中短沟道石墨烯器件（Lch=0.2μm）在|VPROG|=5V的低编程电压下，实现了400皮秒的超快编程速度。

图1 热载流子注入的材料依赖行为。

图2 通道厚度调制的Ey分布效应实现了2D-HCI机制。

图3 sub-1-ns闪存的内存性能。

图4 基准程序电压和速度在基于电荷的存储器。

综上所述，基于二维材料的原子级厚度特性，研究者发现了沟道厚度调制的水平电场（Ey）分布效应，该效应可显著提升载流子加速效率，从而实现二维增强型热载流子注入（2D-HCI）机制。

研究者进一步构建了石墨烯二维闪存器件，实验验证该机制可实现400皮秒（ps）的编程速度，成功突破非易失性存储器亚纳秒级编程速度的瓶颈。

该机制展现出优异的耐久性，并同时适用于二维狄拉克材料（如石墨烯）和二维半导体（如二硒化钨），充分证明了2D-HCI机制的普适性与可靠性。

未来，通过进一步缩短沟道长度，器件性能有望获得更大提升。本研究为闪存实现亚纳秒级编程速度提供了全新物理机制，为发展高速非易失性存储技术开辟了新路径。

参考文献

Xiang, Y., Wang, C., Liu, C. et al. Subnanosecond flash memory enabled by 2D-enhanced hot-carrier injection. Nature (2025).

Ao, M., Zhou, X., Kong, X. et al. A RISC-V 32-bit microprocessor based on two-dimensional semiconductors. Nature 640, 654–661 (2025).

来源：朱老师讲VASP