台积电3nm产能利用率已达100%,2nm量产后也将很快满产
根据韩国媒体ZDnet Korea 的报导,近年来,受惠于人工智能(AI)芯片需求的强劲成长,台积电正积极提升其先进制程的生产比例。尤其是当前已经进入量产的3nm制程,以及即将要进入量产的2nm制程技术,更是观察其半导体市场健康状态的重点。
根据韩国媒体ZDnet Korea 的报导,近年来,受惠于人工智能(AI)芯片需求的强劲成长,台积电正积极提升其先进制程的生产比例。尤其是当前已经进入量产的3nm制程,以及即将要进入量产的2nm制程技术,更是观察其半导体市场健康状态的重点。
芯片设计公司联发科(MediaTek)在近期的台北国际电脑展(Computex Taipei)期间宣布了一项重要进展。公司副董事长兼首席执行官蔡力行在主题演讲中确认,联发科计划于 2025 年 9 月将其首款采用 2nm 制程工艺的芯片产品在台积电(TSMC)
5月20日,联发科首席执行官蔡力行在台北电脑展(COMPUTEX)的主题演讲中宣布,其首款2nm制程芯片将于今年9月进入流片阶段,相较于目前的3nm制程,2nm制程将带来15%的性能提升和25%的功耗降低。
在近日举行的COMPUTEX上,联发科CEO蔡力行表示,公司首颗2nm芯片预计将在今年9月完成流片(Tape out),与3nm芯片相比,性能将提升15%,能耗降低25%,且未来将会采用A16、A14制程。
目前,台积电2nm工艺节点在开发过程中表现出色,其缺陷率显著优于3nm和7nm工艺在相同研发阶段的表现。该节点芯片的良率现已达到台积电成熟5nm工艺的水平,并预计将于2025年第四季度正式进入大规模量产阶段。