摘要：近日SK海力士宣布已开始量产全球首款321层1Tb TLC NAND闪存，该产品通过垂直堆叠321层存储单元，每个单元可存储3比特数据，实现了1Tb的总容量，新产品的数据传输速度较上一代提升12%，读取性能提高13%，并且数据读取的电力效率提升超过10%。

三星现在感到很慌。

并不是自家的三星手机卖不动了，而是在存储市场份额依旧保持领先的情况下，被另一家韩国厂商在技术上不断超越。

据韩媒消息，近日SK海力士宣布已开始量产全球首款321层1Tb TLC NAND闪存，该产品通过垂直堆叠321层存储单元，每个单元可存储3比特数据，实现了1Tb的总容量，新产品的数据传输速度较上一代提升12%，读取性能提高13%，并且数据读取的电力效率提升超过10%。

值得注意的是，这一进度已经快于业内NAND龙头三星，SK海力士相关人士表示：“通过321层NAND，我们计划积极响应人工智能（AI）低功耗高性能的新兴市场，逐步扩大产品应用范围。”

这一消息迅速在存储业界引发了热议，从DRAM到HBM，再到NAND，三星一再落后于海力士，这位巨头精心经营三十余年的存储帝国，真的要面临一场崩塌了吗？

HBM落后

先是目前业界最热的HBM，毫无疑问，SK海力士无论是市场份额还是技术推进，都遥遥领先于三星。

HBM的历史可以追溯到十多年前，AMD在收购ATI后，开始研究更先进的显存技术，当时的GDDR陷入到了内存带宽和功耗控制的瓶颈，而AMD就打算用先进的TSV技术打造立体堆栈式的显存颗粒，让“平房”进化为“楼房”，通过硅中介层让显存连接至GPU核心，最后封装到一起，实现显存位宽和传输速度的提升。

当时AMD的合作伙伴就是SK海力士，经过多年研发后，两家厂商联合推出了初代HBM产品，这一产品也被定为了JESD235行业标准，初代HBM的工作频率约为1600 Mbps，漏极电源电压为1.2V，芯片密度为2Gb（4-hi），带宽达4096bit，远超GDDR5的512bit。

新技术的诞生并非一帆风顺，AMD后续在消费端显卡里取消了HBM显存，而海力士也没有因为这一新内存标准而获利，此时三星却找到了机会，通过这一通用的行业标准，三星成为了英伟达Tesla P100显卡中HBM2显存的供应商，这也成了三星的高光时刻之一。

但三星在HBM上的优势并未保持多久，2021 年 10 月，海力士率先量产HBM的第四代产品——HBM3，截至目前，SK海力士几乎包揽了英伟达的HBM3的供应，曾经更快量产HBM2的三星，却还没有明显的HBM3的供应表现。

问题出在了哪里呢？

原来在HBM这项技术上，三星和SK海力士各自采用不同的封装方法。SK的选择是回流焊成型底部填充 (MR-MUF) 方法，在烤箱中同时烘烤所有层，而三星则采用了热压缩非导电膜 (TC NCF) 技术，在每层之间用薄膜堆叠芯片。

SK海力士的 MR-MUF 技术可一次性封装多层 DRAM。在 DRAM 下方，有用于连接芯片的铅基“凸块”，MR 技术涉及加热并同时熔化所有这些凸块以进行焊接。连接所有 DRAM 后，将执行称为 MUF 的工艺来保护芯片，通过注入一种以出色的散热性而闻名的环氧密封化合物来填充芯片之间的间隙并将其封装起来，然后通过施加热量和压力使组件变硬，从而完成 HBM。SK海力士将此过程描述为“像在烤箱中烘烤一样均匀地施加热量并一次性粘合所有芯片，使其稳定而高效。”

三星的 TC NCF 被称为“非导电薄膜热压”，与MR-MUF略有不同。其每次堆叠芯片时，都会在各层之间放置一层非导电粘合膜。该膜是一种聚合物材料，用于将芯片彼此隔离，并保护连接点免受冲击。三星逐步降低了 NCF 材料的厚度，将其降至 12 层第五代 HBM3E 的 7 微米 (µm)。三星表示：“这种方法的优点是可以最大限度地减少随着层数增加和芯片厚度减小而可能发生的翘曲，使其更适合构建更高的堆栈。”

但三星显然出现了判断失误，TC NCF远不如MR-MUF来得稳定，据海外分析师表示，三星HBM3芯片的生产良率约为10%~20%，而SK海力士的HBM3良率可达60%~70%。

韩国业内人士表示：“三星似乎在用于 HBM 封装的 TC-NCF 工艺中面临产能问题，仅仅因为他们在内存半导体领域的主导地位，就认为他们的技术天生就适用，这种想法已经过时了。三星的HBM3E样品的功耗是SK海力士的两倍多，这些问题导致人们批评其性能相对于功耗太低。”

尽管三星已经在尽力解决自己HBM芯片的过热问题了，但截至目前为止，三星所生产的HBM3E还没有正式进入英伟达的供应链，据彭博社24日报道，英伟达首席执行官黄仁勋表示，为了批准三星电子的供货，正在尽快进行工作，正在讨论HBM3E 8层堆叠和12层堆叠都接受供货的方案。

而与之形成鲜明对比的，是SK海力士的HBM3E早已成为英伟达指定供应商，不出意外的话，B200芯片首批出货只会使用SK海力士的HBM。

DRAM折戟

而后是存储行业的顶梁柱——DRAM，三星也出现了颓势。

三星过去在DRAM领域独步全球的原因很简单，就是把微缩工艺技术做到了遥遥领先。DRAM微缩工艺的重要性在于它直接影响产品性能。随着电路线宽的缩小，DRAM的集成度提高，从而提升了性能和电源效率。这意味着电子设备的响应速度更快，电池消耗更少。此外，随着可以从一块晶圆上制造的半导体数量增加，生产效率也得到了提高。

DRAM微缩工艺从30纳米、20纳米逐步演进到10纳米，三星电子在此过程中一直占据压倒性优势。10纳米级DRAM按1x（第一代）-1y（第二代）-1z（第三代）-1a（第四代）-1b（第五代）的顺序生产。三星早在2016年第一季度就宣布率先量产10纳米级1x工艺，而SK海力士和美光则几乎晚了整整一年才开始量产，从10纳米级的1x到1z，三星都是毋庸置疑的第一，从技术和市场上都对另外两家形成了碾压之势。

但是变数就出现在了第四代上，2021年1月，美光宣布率先量产10纳米级第四代（1a）DRAM，改变了过往三星具备绝对统治力的格局。随着DRAM进入10纳米级工艺，微缩技术难度大幅增加，过去通过改良氟化氩（ArF）光刻设备来推进的微缩工艺已达到极限，从2022年开始，大家普遍认为三星、SK海力士和美光的DRAM技术本质上已处于同一水平线上，

在氟化氩设备达到极限的现阶段，极紫外（EUV）光刻设备登上了舞台，作为利用极紫外光在芯片上刻画超微细电路的下一代半导体生产设备，其被视为突破现有设备技术限制的替代方案。

在10纳米级第四代开发工艺中，三星和SK海力士率先引入了EUV光刻技术，而美光的做法稍有不同，它采用了传统光刻设备进行多次细微电路刻画的“多重图案化”技术，从而更快地实现了微缩工艺转换。尽管这种方法不需要完全改变现有方式，但由于需要多次刻画电路，也会带来工艺步骤增加，生产效率下降等问题。

三星电子在10纳米级第四代时微缩工艺转换速度变慢的原因，被分析认为是研发组织的官僚化和EUV工艺转换中的试验错误等多种因素共同作用的结果。三星电子的一位高层人士解释说：“在微缩工艺进入10纳米级时，芯片设计和生产的复杂性增加，而管理层在获得下一代技术方面显得过于自满，特别是EUV设备在优化DRAM生产上花费了相当长的时间。”

尽管在今年 5 月，三星成为第一家开始生产第五代 10nm (1b) DDR5 DRAM 的内存制造商，比 SK Hynix 提前 10 天，但这种领先并未保持多久。

SK 海力士在今年8月底表示，已经开发出第六代 10 nm（1c）16Gb DDR5 DRAM，成为第一家实现这一目标的内存制造商，领先于国内竞争对手三星，其表示，将于明年开始供应其最新款DRAM。

对于三星来说，HBM或许是一个小小的失利，而DRAM的落后似乎已经敲响了警钟。

NAND露怯

最后是NAND，三星也输给了SK海力士

在SK海力士量产300层NAND前，NAND业界最高堆叠层数为200多层，而由它率先推出300层产品的消息，让三星内部感受到了危机感。

值得一提的是，最早将NAND单元从水平排列转为垂直堆叠的技术正是由三星电子在2013年推出的“V-NAND”。自那以后，NAND行业便以堆叠层数的提升作为技术竞争的标准。一位三星电子内部人士表示：“在上一代产品中，我们曾通过调整量产准备的评价基准或条件，努力抢占首发开发时点，但如今面对SK海力士日益增强的技术实力，这也变得不易。”

过去几年时间，三星、SK海力士、美光一直在NAND展开竞争。美光于2021年初先于三星、SK海力士量产176层NAND闪存，并于2022年底率先商用化232层产品，一度被评价具有技术优势。不过，在2023年5月生产出全球首款238层产品后，SK海力士以先发300层产品的方式，在三大存储公司中占据领先地位。另一方面，三星电子预计将跳过300层NAND闪存，专注于400层NAND。

有意思的是，虽然过去NAND闪存相较于DRAM在AI市场的红利中所获不多，但近期情况发生了变化。为了支持数据中心的AI计算，对快速且高性能的固态硬盘（SSD）的需求迅速增加，企业级SSD（eSSD）成为增长热点，其需求量正迅速逼近HBM的水平。SK海力士正成为AI驱动NAND需求增长的最大受益者之一，2023年第三季度，SK海力士的eSSD销售额同比增长了430%，占其整体SSD销售额的60%。

SK海力士正在加速扩展以eSSD为核心的NAND竞争力。最近，SK集团会长崔泰源接任SK海力士子公司Solidigm的董事会主席。Solidigm是唯一实现四阶单元（QLC）NAND量产的企业，并引领着eSSD的供应。QLC每个存储单元可容纳4比特数据，具有更高的容量效率，因此被认为是满足AI数据中心高容量需求的理想选择。

韩国业内人士指出：“AI数据中心比PC和移动设备更需要高容量和高速度的存储设备。虽然SSD性能优于HDD，但价格一直是门槛，而基于QLC的产品因其在容量和成本效率上的优势，正受到AI数据中心的青睐。”

对于三星来说，NAND是必须守住的最后防线。一直稳居存储行业龙头的三星，正因AI带来的行业变化，先后在HBM和DRAM市场中被“多年老二”SK海力士追赶甚至超越。在HBM市场，SK海力士已完全占据最大客户英伟达的订单；而在下一代DRAM（D1c）量产竞赛中，SK海力士也被认为稍占优势。

一位业内人士表示：“如果继DRAM和HBM之后，连NAND领域也被三星允许SK海力士追赶成功，那么对于SK海力士来说，将形成象征性意义的‘三连击’。尽管目前三星的市场份额仍然遥遥领先，但SK海力士依托快速增长的eSSD市场，有可能迅速缩小这一差距。”

至于三星的400层NAND，距离量产还有相当长一段时间。据了解，三星计划于2026年推出被视为“AI时代必备半导体”的“大容量、高散热”新型产品——BV NAND闪存（Bonding Vertical NAND Flash）。

这一新概念产品结合了三星在2013年全球首创的V NAND技术（通过垂直堆叠存储单元以最大化容量）和新型接合（Bonding）技术，可以实现超过400层的垂直堆叠。

根据《韩国经济日报》28日获取的三星存储半导体开发计划，DS部门计划于2026年开始生产400层以上堆叠的BV NAND。目前，NAND闪存在一片晶圆上设计有负责控制的外围电路（Peripheral Circuit），在其上方最多堆叠286层存储单元。然而，由于在单元堆叠过程中下方外围电路的损坏及散热能力下降，难以进一步增加堆叠高度。

三星表示，其采用了一种新型键合技术：先完成存储单元的堆叠，再将另一片晶圆上制造的外围电路接合到单元之上，这一技术将大幅提升产品的性能和稳定性。

三星大肆宣传自己的400层NAND已在路上，但目前在堆叠上的落后已经形成，恐怕短时间内难以挽回。

前所未有大变革

面对三大技术的落后，三星又开始了大刀阔斧的改革。

据韩媒报道，三星在11月27日对其半导体部门领导层进行了大规模调整，任命了内存和代工业务的新负责人，同时保持了副会长郑英贤和韩宗熙的双重领导地位。这些变动是公司为提升全球芯片市场竞争力而进行的2025年度高管换届的一部分。

此次三星人事调整包括两位高管晋升为总裁，另外七人被任命到新岗位。负责设备解决方案（DS）部门的副会长郑英贤将直接监管内存业务，接替总裁李正培。郑英贤将在七年后重返这一角色，上一任内存部门领导职务是在2017年。

面临困难的代工业务在经历了数次季度亏损后，将由前设备解决方案美国公司总裁兼执行副总裁韩晋满领导。韩晋满此次晋升为总裁，拥有丰富的DRAM和NAND闪存设计以及芯片部门战略营销经验。

为提升代工部门的竞争力，三星设立了新的首席技术官（CTO）职位，并任命前FAB工程与运营总裁南锡宇担任该职务。南锡宇是半导体工艺开发和制造专家，曾领导三星半导体研发中心的所有内存产品的工艺开发。

三星电子半导体技术负责人近日表示，对当前三星电子股价的下跌表现出信心，认为“只需一年时间便可恢复”。他还强调，下一代DRAM和NAND闪存技术正按计划推进，不会出现任何延误。据悉，三星电子最快将在27日进行管理层调整，业界关注这次调整是否会对半导体部门（DS部门）进行大幅度人事更替。

值得一提的是，三星电子设备解决方案（DS）部门首席技术官（CTO）宋在赫日前面向半导体研究所员工还进行了管理现状说明会。他表示：“在私下场合，经常有人问起三星电子的股价，我也是这样回答的。”半导体研究所是三星电子DS部门的核心组成部分，专注于下一代半导体器件结构与工艺技术的研发，被视为研发的“大脑”。

宋在赫的发言显示了对顺利推进下一代技术开发的信心。他指出，用于下一代产品10纳米（nm，十亿分之一米）以下DRAM的核心技术正在稳步开发中。业界通常以电路线宽作为评判DRAM性能的标准。当前商用的DRAM产品为10纳米级技术，已经历第一代、第二代和第三代的技术演进。

然而，当DRAM的电路线宽小于10纳米时，现有结构难以突破微缩化极限，因此需要引入新结构（如VCT）以及支撑该结构的核心技术。尤其在10纳米以下技术中，存储数据的单元被设计为垂直结构是其显著特点。宋CTO当天所提及的“低温结技术”和“接合技术”正是支持新结构的代表性关键技术。

他表示：“低温结技术和接合技术的开发均按照今年设定的时间表顺利推进。”结（Junction）指的是两种具有不同特性的半导体材料结合的界面。通常情况下，制造结时需要对接合部位进行高温处理，类似于将新砖块嵌入坚硬的砖墙结构时需要加热砖墙以创造缝隙。然而，在垂直单元结构中，高温可能会损坏已完成层的电路或器件，因此低温技术具有优势。此外，由于单元采用垂直堆叠，连接上下晶圆的接合技术也成为关键。

宋在赫还对NAND闪存技术表示了信心。他强调，下一代NAND产品V10的开发也将按目标性能和时间表推进。

对于如今的三星来说，只能靠奋起直追来弥补已经形成的差距。

写在最后

需要注意的是，三星当然不是全面落后，作为和一度和英特尔平起平坐的芯片巨头，还是有些压箱底的技术在的。

例如，在今年10月，三星展示了其在CXL技术方面的进展，CXL是一种旨在提高CPU、GPU和内存之间数据传输效率和速度的技术，有望在下一代AI和计算工作负载中发挥关键作用，其计划在2024年底前量产符合CXL 2.0协议的256GB CMM-D，且同联想一道完成了业界首个 128GB CMM-D CXL 内存模块联合验证。

又比如，在今年11月，三星分享了它在PIM（内存处理）上的进展，这是一种新型AI芯片，可同时存储和处理数据，从而显着降低功耗，其于2021年开发了首款HBM-PIM芯片，将AI处理器集成到HBM芯片中以优化效率，目前三星正在和AMD合作来推进这一技术的发展。

但三星和英特尔一样尴尬的是，这些看起来领先的技术短时间内无法快速转化市场中的竞争力，它给出了一张看似美好的蓝图，但怎么样变为现实，这或许是许多人真正关心的。

来源：半导体行业观察