摘要：芯片，在过去几十年全球化分工的大环境下，形成了较优的资源配置和全球产业链，各国均从中获益。但是，美国的逆全球化战略打破了产业链条，特别是针对中国的芯片先进制程和华为，更是进行全方位打压和封锁。我们只能从沙子开始，聚集全国资源打造一条全新的、自主可控的、全栈式的
芯片，是迄今为止人类历史上最复杂和科技含量最高的工业产品，没有之一，凝结着全人类的智慧精华。
芯片，拼的不只是资金，更重要的是人才，拼的是物理学、化学、材料学、微电子学、固体力学、机械工程学、计算机科学与工程、环境科学与工程、数学与统计学等
芯片，在过去几十年全球化分工的大环境下，形成了较优的资源配置和全球产业链，各国均从中获益。但是，美国的逆全球化战略打破了产业链条，特别是针对中国的芯片先进制程和华为，更是进行全方位打压和封锁。我们只能从沙子开始，聚集全国资源打造一条全新的、自主可控的、全栈式的芯片产业链。
造芯，对99%的国家来说，就是一个“从入门到放弃”的过程。对中国来说，我们没有退路，这条路是最难走的路，但也是最正确的路。为之，我们无数科学家和工程师已日日夜夜艰苦奋斗了多年，取得一些阶段性成果，标志性事件是：1）2023年8月华为发布Mate60手机，其麒麟9000S芯片推测采用了7纳米工艺制程；2）2025年5月华为发布鸿蒙电脑，其麒麟X90芯片央视官宣采用了5纳米工艺制程。据此可推断，我们基本突破了美国的芯片围剿。
自主可控的麒麟芯片
作者近期学习和查阅了大量相关材料，目的是给非专业人士做一个科普，系列化文章包含基础知识、芯片设计、晶圆制备、芯片制造和封装测试五个篇章，让大家知道为什么造芯片这么难，同时也致敬芯片产业链上所有企业、科学家和工程师！谬误之处，还请广大网友批评指正。
壹：基础知识
在进入正文前，让我们先了解一下芯片和半导体相关的基础知识，只有了解了这些基础知识才能真正理解后面造芯相关的所有内容。
1. 什么是半导体？
半导体是导电能力介于导体与绝缘体之间的一种物体，它内部运载电荷的粒子有两种：
电子载流子：即带负电荷的自由电子空穴载流子：即带正电荷的空穴半导体又分为本征半导体、杂质半导体。
本征半导体：纯净的且具有晶体结构的半导体，典型的有硅Si和锗Ge，它们都是四价元素。晶体中的共价键有较强的结合力，在绝对温度下会紧紧把电子束缚住。当温度升高或受到光照时，束缚电子能量就会升高，从而可能挣脱原子核，成为自由电子，参与导电，带负电荷。自由电子产生的同时，在其原来的共价键中就会出现一个空位，称为空穴，带正电荷。
-N型半导体：掺入五价杂质元素，例如磷、砷等，称为N（Negative，负）型半导体。杂质原子最外层有5个价电子，除了与周围硅原子形成共价键外，还多出一个电子，成为自由电子，且自由电子浓度大于空穴浓度，自由电子成为多数载流子。
N型半导体
-P型半导体：掺入三价杂质元素，例如硼、镓等，称为P（Positive，正）型半导体。杂质原子最外层有3个价电子，除了与周围硅原子形成共价键外，还产生一个空穴，且空穴浓度大于电子电子浓度，空穴成为多数载流子。
P型半导体
-PN结：将P型半导体和N型半导体制作在同一块硅片上，在它们的交界面就会形成动态平衡的空间电荷区（也叫耗尽层），即PN结。PN结具有单向导电的特征，是芯片晶体管的基础结构。
PN结
2. 什么是晶体管？
晶体管（Transistor） 是一种半导体器件，其作用是控制电流的流动，实现信号的放大、开关或调制功能。
常见的晶体管类型有两种：
双极型晶体管（BJT，Bipolar Junction Transistor）：由三层半导体材料组成（如 NPN 或 PNP 结构），通过电子和空穴（正电荷载流子）的双重运动导电。主要用于放大信号或作为开关，但功耗较高，集成度较低。场效应晶体管（FET，Field-Effect Transistor）：基于电场效应控制电流，分为结型场效应晶体管（JFET） 和 金属-氧化物-半导体场效应晶体管（MOSFET）。MOSFET 是现代集成电路的基石，结构简单、功耗低、集成度极高，广泛应用于芯片制造。MOSFET核心结构包括源极（Source）、漏极（Drain）、栅极（Gate）和衬底（Substrate），通过栅极电压控制源极与漏极之间的电流导通或截止。
MOSFET晶体管结构
MOSFET自诞生以来，已经历了三代技术演进：Planar FET（平面型场效应晶体管）、FinFET（鳍式场效应晶体管）、GAAFET（全环绕栅极场效应晶体管）。
在28nm及以上工艺，平面型FET可以正常工作，但随着工艺节点缩小（如20nm以下），它面临严重的短沟道效应和量子隧穿效应。
短沟道效应：栅极对沟道的控制力变弱，导致 漏电流（Leakage Current） 大幅增加。例如，即使栅极电源关闭（Gate Off），仍有电流从源极流向漏极，增加静态功耗。量子隧穿效应：电子穿过超薄栅氧化层（如SiO₂或High-K介质），导致栅极漏电；在关态下，电子在源极和漏极穿越，形成漏电流。为了解决上述问题，半导体领域先后发明了FinFET和GAAFET，以支撑先进制程芯片的量产，同时让摩尔定律得以延续。
Planar FET（平面型场效应晶体管）：栅极仅位于沟道顶部，沟道是二维平面结构（传统MOSFET），源极和漏极之间的电流沿芯片表面横向流动。FinFET（Fin Field-Effect Transistor，鳍式场效应晶体管）：沟道从平面变为立体的鳍状（Fin）结构，栅极包裹沟道的三侧（左、右、顶），通过增加栅极接触面积，增强对沟道的控制。该技术由美籍华裔科学家胡正明教授于1999年发明。GAAFET（Gate-All-Around FET，全环绕栅极场效应晶体管）：沟道被栅极完全包围（四面包裹或纳米线/纳米片结构）。该技术是产业界在FinFET基础上进一步优化的结果，目前主要由三星、台积电等厂商推动量产。业界主流的晶体管结构
主流MOSFET技术对比
3. 什么是芯片？
芯片（Chip），又称集成电路（Integrated Circuit，IC），是一种通过半导体工艺在极小的半导体材料（通常是硅片）上制造的微型电子器件或部件。
芯片结构图
芯片的主要结构包含四个部分：
半导体材料：主要使用硅（Si）晶体管：芯片的最小单元，是一种半导体开关器件，用于放大或切换电子信号，数量可达数十亿个金属互连层：通过金属导线（如铜）连接晶体管，形成复杂的电路网络封装外壳：保护内部电路，并提供引脚用于外部电气连接芯片通过晶体管的开关状态（0和1）来表示二进制数据，通过海量晶体管的协同工作，实现逻辑运算、数据存储、信号处理等功能。
根据功能和用途，芯片大致可分为以下类型：
1) 处理器芯片：负责逻辑运算和数据处理
CPU：中央处理器，处理通用计算任务，典型应用包括操作系统、数据库、办公软件、电子订单系统、网上商城等。GPU：图形处理器，加速并行计算任务，典型应用包括图形处理、视频剪辑、游戏渲染、影视特效、AI训练等。NPU：神经网络处理器，高效执行深度学习推理任务和神经网络模型优化任务，典型应用包括AI美颜、人脸识别、语音识别、AI推理、工业极其视觉等。ISP：图像信号处理器，对图像传感器采集的信号进行预处理（例如去噪、自动对焦、自动曝光、色彩校正等），并生成高质量图像。2) 存储芯片：存储数据
DRAM：动态随机存取存储器，基于电容充放电原理存储数据，每个存储单元由一个晶体管和一个电容组成，断电后数据会丢失，典型应用是内存条（DDR4/DDR5）。NAND Flash：闪存，基于半导体浮栅晶体管存储数据，断电后数据不丢失，每个存储单元有擦写次数上限，典型应用是U盘、SD卡。SSD：固态硬盘，SSD核心由NAND Flash闪存颗粒、主控芯片和缓存芯片（可选，通常为 DRAM）组成，典型应用是固态硬盘，读写速度、抗振性能等均优于机械硬盘。3) 逻辑芯片：可编程逻辑器件，用于定制化电路设计
FPGA：现场可编程门阵列，内置数万个到数百万个逻辑单元，适合复杂计算和大规模系统，成本高，功耗高。CPLD：复杂可编程逻辑器件，内置数百个到数百千个逻辑单元，适合简单逻辑控制和小规模系统，成本低，功耗低。4) 传感器芯片：感知光、速度、压力等物理信号
CMOS图像传感器：将光学图像转换为电信号的电子器件，典型应用是手机摄像头、单反相机。5) MEMS传感器：微机电系统传感器，能够将物理、化学、生物等信号转化为电信号或数字信号，典型应用包括陀螺仪、加速度计、压力传感器、温度传感器等。
6) 通信芯片：处理无线通信信号
基带芯片：处理低频的数字信号，对要发送的数据进行编码、调制，将数字信号转换为适合在无线信道传输的形式；接收信号时，进行解调、解码，还原出原始的数字信息。射频芯片：处理高频的射频信号，将基带芯片处理后的数字信号转换为高频射频信号，通过天线发射出去；同时接收天线传来的高频射频信号，进行放大、解调等处理，将其转换为基带芯片能够处理的数字信号。7) 电源管理芯片：MIC（电源管理集成电路），控制电源分配和电源调节。
4. 什么是SoC？
SoC（System on Chip），即片上系统或系统级芯片，是一种高度集成的集成电路，在单一芯片上整合了CPU、GPU、NPU、基带、存储器等多种功能模块，并内嵌软件，形成一个完整的系统。
典型SoC架构
业界最著名的SoC有高通骁龙系列、苹果A系列、三星Exynos系列、华为麒麟系列。其中苹果无自研的基带芯片，需要外挂高通的基带芯片。
手机领域著名SoC
5. 芯片是怎么造出来的？
芯片的制造需要经过数百道工序，可以简单归纳为四个阶段：芯片设计、晶圆制备、芯片制造和封装测试。
造芯片全流程
6. Fabless、Foundry和IDM是什么东西？
Fabless：是指那些只专注于芯片设计的企业，不做制造和封装测试，典型企业有高通、英伟达、联发科、苹果、华为（2018年以前）等。Foundry：是指那些只做芯片制造的企业，即晶圆代工厂，典型企业有台积电（TSMC）、中芯国际（SMIC）、联华电子（UMC）、华虹集团等。OSAT：外包半导体封装与测试（Outsourced Semiconductor Assembly and Test），Foundry生产出来的芯片叫裸片，是没法直接用的，需要经过封装、测试等环节，专门做封装和测试的企业就叫OSAT，典型企业有日月光（ASE）、长电科技、联合科技（UTAC）、Amkor等。IDM：整合元件制造商（Integrated Device Manufacturer），从事端到顿的芯片制造的企业（包括设计、制造和封测），这种要求最高，全球掐指可数，典型企业有英特尔、三星、德州仪器、意法半导体等。AMD曾经也是IDM，后来把晶圆厂玻璃出去了，形成了独立的世界第五大晶圆代工厂，即格罗方德（Global Foundries）。7. 芯片制程的28纳米、7纳米、5纳米和3纳米，到底指的是哪里的长度？
芯片制程中的“纳米”（nm）指的是制造晶体管时，其关键结构“栅极长度”的尺寸大小，通常以纳米（十亿分之一米）为单位，这一数值代表了芯片上晶体管的最小特征尺寸。
栅极长度示意图
早期制程（如90nm、28nm）的“纳米”数确实接近晶体管的实际物理尺寸（如栅极长度）。但随着栅极长度的进一步减少，晶体管会出现明显的量子隧川效应，出现严重的漏电问题，进而导致芯片发热和失控。
现代制程（如7nm、5nm）的“纳米”，更多是产品代际命名和市场营销口径，而非实际物理尺寸。例如，7nm制程的晶体管栅极长度可能远大于7nm。且每个厂家对于先进制程的定义都不一样，核心指标是看相同面积下的晶体管数量以及能耗。通过如下这张表格可以发现，从晶体管密度看，三星3nm=台积电5nm=英特尔7nm，相比之下三星的工艺制程注水量就很大，英特尔营销宣传上有点吃亏。
芯片工艺对比
8. 芯片制程越先进就越好吗？
芯片制程的先进程度（如7nm、5nm、3nm）确实是衡量技术实力的重要指标，但并非“越先进越好”，需要结合具体应用场景和需求综合评估。
先进制程意味着更高的集成度、更高的性能、更优的能效，但同时也带来了成本飙升、边际效益递减，对某些场景来说，“不是5纳米用不起，而是28纳米更具性价比”。不同场景需要不同的制程。
智能手机：采用7nm~5nm即可，3nm带来的边际效和用户体验提升益待市场检验，目前看只有职业的手游玩家可能才需要3nm数据中心和AI：要求高算力和低功能，推荐7nm~3nm汽车自动驾驶：需实时处理大量传感数据和智能驾驶算法，推荐7nm~5nm。物联网设备和家电设备：28nm~40nm足以满足。射频/模拟/军事/航天：对稳定性要求极高，反而不能采用先进制程，65nm以上足矣。以智能手机为例，用户的体验并非取决于单一的芯片制程，操作系统和芯片的软硬融合、算法调优、散热工程优化等才能带来用户可感知的体验提升。如果散热设计没做好，3nm芯片会因过热降频，实际性能可能还不如散热优秀的5nm设备。
9. ARM的指令集是干什么用的？
指令集（Instruction Set Architecture, ISA），是计算机硬件和软件之间的核心接口，它定义了处理器能够理解和执行的所有基本操作命令。指令集决定了CPU 能执行哪些操作（如加减乘除、内存读写、条件跳转等）、如何执行这些操作（指令的格式、编码方式、执行流程）、软件如何与硬件交互（程序编译后必须生成符合该指令集的机器码）。不同的指令在芯片中对应不同的电路，例如加法指令需要设计加法电路、跳转指令需要设计跳转电路。
目前世界上有两类指令集架构：
RISC：精简指令集（Reduced Instruction Set Computer），指令少而简单，单条指令功能单一，固定长度，执行速度快，功耗低，芯片面积小，适合移动设备和嵌入式设备，代表架构有ARM、RISC-V和MIPS。CISC：复杂指令集（Complex Instruction Set Computer），指令多而复杂，单条指令能完成多功能操作，长度可变，功耗高，芯片面积大，适合PC和服务器，代表架构是x86（Intel/AMD）。ARM指令集规范经历了三个版本的演进：ARMv7、ARMv8、ARMv9，每一代都在性能、能效、安全性和功能扩展上有显著提升。其他组织如需使用ARM指令集，需要购买IP授权（知识产权授权）。
ARM 公司基于自家指令集（如 ARMv8）具体实现的 CPU 微架构，叫做Cortex。Cortex为芯片厂商提供现成的CPU核心方案，即ARM公版核心，厂商可直接集成到芯片中。另外，厂商也可以基于ARM指令集自研核心，例如苹果 A 系列（Firestorm/Icestorm）、三星 Exynos（M系列定制核心）、华为麒麟9000S自研泰山核心。
ARM IP核
10. 造一颗芯片到底要多少钱？
有人说造芯片是一场烧钱的游戏，这个说法毫不夸张。芯片制造成本大概可分为设计成本、流片成本、晶圆成本和封测成本。
量产一颗28nm成熟制程的芯片，需要投入3200~6500万美元；到了先进制程，成本呈指数级上升，7nm需要至少3.3亿美元，5nm需要至少6.2亿美元，3nm需要8.5~12亿美元。单芯片成本强依赖于产量，如果量产规模达不到几千万片或上亿片，就无法分摊一次性高昂的设计和流片成本，从而会导致单芯片成本大幅提升，进而可能削弱配套产品的商务竞争力。
不同工艺制程的成本对比
11. 美国对我们芯片“卡脖子”，到底卡的是什么脖子？
芯片生产大概可以分为芯片设计、晶圆制备、芯片制造和封装测试四个阶段，当前美国卡我们脖子主要在设计和制造阶段。
芯片设计阶段，主要卡在：
EDA工具软件：当前西方EDA三巨头Synopsys（新思科技，美国）、Cadence（楷登电子，美国）、Siemens EDA（西门子EDA，德国，前身是美国的Mentor Graphics）的全球市场份额超过80%。IP授权：限制向中国授权最新架构（如ARMv9），影响华为等企业的芯片设计。芯片制造阶段，主要卡在：
光刻机：极紫外EUV光刻机（7nm及以下制程），高端深紫外DUV光刻机（14nm及以下制程的扩产），2024年，美国推动荷兰（ASML）、日本（尼康、东京电子）加入对华半导体设备限制。刻蚀、沉积、检测设备：应用材料（AMAT）的原子层沉积（ALD）、化学气相沉积（CVD）等设备；泛林集团（Lam Research）的刻蚀（Etch）和薄膜沉积设备；科磊（KLA）的晶圆检测和良率管理设备。材料：如光刻胶、高纯度硅片、特种气体等，日本企业（如信越化学、JSR）占据主导。备注：2024年后，美国开始调查中国成熟制程（28nm及以上）产能扩张，担心未来全球依赖中国成熟芯片。
12. 在自主可控的先进制程取得突破前，我们就一直处于落后状态吗？
当前，中国半导体产业并非完全处于落后状态，在成熟制程（28nm及以上）、特色工艺、芯片设计和封装测试等领域取得了显著进展。
1) 成熟制程（28nm及以上）已实现自主可控。中国在28nm及以上成熟制程的产能占全球约30%，中芯国际、华虹半导体等企业在电源管理（PMIC）、显示驱动（DDIC）、汽车电子等领域占据重要份额。
2) 特色工艺具备差异化竞争力
功率半导体：比亚迪半导体、士兰微等企业在车规级芯片市场占据一席之地，部分产品性能接近国际水平。CIS（图像传感器）：韦尔股份（豪威科技）在全球手机CIS市场份额排名第三，仅次于索尼和三星。存储芯片：长江存储的3D NAND闪存已量产128层，接近三星、SK海力士水平。3) 芯片设计能力跻身世界前列
华为海思：麒麟芯片（7nm）曾比肩高通骁龙，虽受制裁影响，但自研泰山架构（麒麟9000S）证明设计能力仍在。AI芯片：寒武纪、地平线等企业在AI加速芯片领域具备竞争力，寒武纪思元系列已用于云端推理。RISC-V生态：阿里平头哥、赛昉科技等推动RISC-V架构发展，部分IP核已商用。4) 先进封装弯道超车
Chiplet技术：长电科技、通富微电在2.5D/3D封装技术上突破，华为通过堆叠封装实现性能提升（如14nm等效7nm）。HBM（High Bandwidth Memory，高带宽存储器）封装：尽管美国限制HBM出口，但国内厂商（如长鑫存储）正加速研发。5) 系统级架构创新和工程创新领先
华为推出的CloudMatrix 384 是一个超大规模AI算力集群解决方案，采用 384颗昇腾910C AI芯片 构建，通过全对等互联架构实现超高算力密度，突破传统AI计算架构的瓶颈，提供高效、低延迟的AI训练与推理能力，支持DeepSeek-R1 等MoE架构模型，总算力高达300 PFLOPS（英伟达NVL72为180 PFLOPS）。待先进制程突破后，再把先进制程芯片的性能叠加到新封装、新架构和新算法上，就可以真正做到全面领先。
来源：华茂
