摘要：据businesswire网6月5日报道，加拿大半导体IP公司 Alphawave Semi 近日宣布，成功推出业界首款基于台积电 2nm 工艺的 UCIe IP 子系统之一，支持 36G 芯片间数据传输速率。该解决方案与台积电先进的晶圆上芯片（CoWoS）封

据businesswire网6月5日报道，加拿大半导体IP公司 Alphawave Semi 近日宣布，成功推出业界首款基于台积电 2nm 工艺的 UCIe IP 子系统之一，支持 36G 芯片间数据传输速率。该解决方案与台积电先进的晶圆上芯片（CoWoS）封装技术完全集成，为下一代 Chiplet 架构带来突破性的带宽密度和可扩展性。

Alphawave Semi 的 UCIe IP 子系统是首批基于 2nm 纳米片（Nanosheet）工艺的 UCIe IP 之一，可提供 11.8 Tbps/mm 的带宽密度、超低功耗和低延迟，以及实时每通道健康监测和全面可测试性等先进功能。该子系统符合 UCIe 2.0 标准，并支持多种协议，包括 PCIe、CXL、AXI、CHI 等，搭载了高度可配置且高效的流协议 D2D 控制器。

Alphawave Semi 高级副总裁兼定制芯片与 IP 总经理 Mohit Gupta 表示：“我们很荣幸能够凭借这一先进节点上的首个 UCIe IP，引领行业迈入 N2 时代。我们的 36G 子系统验证了全新高密度、节能的芯片组连接，并为 64G UCIe 及更高版本铺平了道路，这对于人工智能和高基数网络应用至关重要。”

此次突破不仅巩固了 Alphawave Semi 在开放式 Chiplet 生态系统中的领先地位，也为 AI 和高性能计算（HPC）领域提供了更高效、更灵活的互联解决方案。

（编译：天容）

来源：邮电设计技术