摘要：在集成电路制造中光刻机将掩模图形转移到wafer上，评价光刻机性能主要有三个指标，即分辦率（resolution）、套刻精度（overlay）和产率（throughput）。其中，分辨率是评价光刻机转移图形的微细化程度，套刻精度是评价图形转移的位置准确度，而产

半导体工程师 2025年01月15日 10:59 北京

在集成电路制造中光刻机将掩模图形转移到wafer上，评价光刻机性能主要有三个指标，即分辦率（resolution）、套刻精度（overlay）和产率（throughput）。其中，分辨率是评价光刻机转移图形的微细化程度，套刻精度是评价图形转移的位置准确度，而产率则评价图形转移的速度。

分辨率

光刻分辨率一般有两种表征方式，即pitch 分辨率（pitch resolution）和 feature 分辦率（feature resolution）。

如上图所示，pitch 分辨率是指光刻工艺可以制作的最小周期的一半，即half-pitch（hp）。而 feature 分辦率是指光刻工艺可以制作的最小特征图形的尺寸，即特征尺寸（feature size），又称为关键尺寸（critical dimension，CD)

Pitch 分辨率决定了芯片上晶体管之间的距离，影响芯片的成本。feature 分辨率决定了芯片上每个晶体管的大少，决定了芯片的运行速度和功耗。两种分辨率都很重要。pitch 分辨率直接受限于光刻机投影物镜的数值孔径和曝光光源的波长，由瑞利公式给定，即hp=kλ/NA，而 feature 分辨率受限于对特征图形CD 的控制能力。虽然没有明显的物理极限，但是随着特征图形变小，其CD控制难度逐渐增大。

关键尺寸均匀性（critical dimension uniformity,CDU）也是影响集成电路性能的关键指标，CDU 指标与CD大小密切相关，一般要求控制到CD 的10%左右。对光刻机而言，分辨率主要指pitch分辦率。对于占空比为1；1的周期性结构，CD与half pitch相同，即CD =hp=kλ/NA。

套刻精度

集成电路制造需要经过几十甚至上百次的光刻曝光过程。将不同的掩模图形逐层转移到wafer上，从而形成集成电路的复杂三维结构。每一层图形都需要精确转移到wafer的正确位置，如下图中（a）所示，使其相对于上一层图形的位置误差在容限范围之内。套刻精度（overlay）用于评价wafer上新一层图形相对于上一层图形的位置误差（套刻误差）大小，如下图中（b）所示。

芯片制造对套刻精度的要求与CD密切相关。CD越小，要求套刻精度越高。一般而言，套刻精度要小于CD的30%。随着多重图形技术（multi-pattening）的引入，对套刻精度提出了更高的要求，要求小于CD 的15%。套刻误差会降低芯片层与层之间电气连接的可靠性，影响芯片的电气性能。如果套刻误差超过容限，可能造成短路或者断路，使得芯片不能正常工作，直接影响芯片制造的良率。

对于光刻机而言，套刻精度主要受限于对准系统的测量精度和工件台/掩模台的定位精度。此外投影物镜的像差会引起掩模图形在wafer上的成像位置偏移，也是影响套刻精度的重要因素。

产率

产率是指光刻机单位时间曝光的wafer数量，一般用每小时曝光的wafer数量（wafer per hour,wph）表示。光刻机的产率影响fab厂的利润率，提高产率可以降低芯片的制造成本。fab厂的建设投入是巨大的，其中设备的购置费用占其中很大的比例。因此，设备折旧费用是芯片制造成本的重要组成部分。通过提高设备产率，将设备折旧费分摊到更多的wafer中，可降低每个芯片的制造成本，从而提升fab厂的利润率。