革命性互联材料，旨在拯救芯片

摘要：半导体行业长期以来的定律——摩尔定律，即芯片上的晶体管密度大约每两年翻一番——正变得越来越难以维持。缩小晶体管及其互连的能力正在遭遇一些基本的物理限制。特别是，当铜互连缩小时，它们的电阻率会急剧上升，这会降低它们可以承载的信息量并增加其能耗。

半导体行业长期以来的定律——摩尔定律，即芯片上的晶体管密度大约每两年翻一番——正变得越来越难以维持。缩小晶体管及其互连的能力正在遭遇一些基本的物理限制。特别是，当铜互连缩小时，它们的电阻率会急剧上升，这会降低它们可以承载的信息量并增加其能耗。

业界一直在寻找替代互连材料，以延长摩尔定律的进程。石墨烯在许多方面都是一个非常有吸引力的选择：这种薄片状碳材料具有出色的电导性和热导性，并且比金刚石更坚固。

然而，研究人员一直难以将石墨烯纳入主流计算应用，主要有两个原因。首先，沉积石墨烯需要高温，这与传统的 CMOS 制造不兼容。其次，未掺杂的宏观石墨烯片的载流子密度相对较低。

现在，总部位于加州米尔皮塔斯的创业公司Destination 2D声称已经解决了这两个问题。Destination 2D 团队展示了一种在 300°C 下将石墨烯互连沉积到芯片上的技术，这仍然足够低，可以用传统的 CMOS 技术来实现。据 Destination 2D 联合创始人兼首席技术官Kaustav Banerjee称，他们还开发了一种掺杂石墨烯片的方法，可提供比铜高 100 倍的电流密度。

“人们一直在尝试将石墨烯用于各种应用，但在主流微电子领域（本质上是 CMOS 技术），人们迄今为止还无法使用它，”Banerjee 说。

Destination 2D 并不是唯一一家追求石墨烯互连的公司。台积电和三星也在努力使这项技术达到标准。然而，Banerjee 声称，Destination 2D 是唯一一家直接在晶体管芯片顶部展示石墨烯沉积的公司，而不是单独生长互连并在事后将其连接到芯片上。

低温沉积石墨烯

石墨烯于 2004 年首次分离出来，当时研究人员用胶带将石墨烯片从石墨块上剥离下来。这种材料被认为很有前景，因此在 2010 年获得了诺贝尔奖。（诺贝尔奖共同获得者康斯坦丁·诺沃肖洛夫现在是 Destination 2D 的首席科学家）。

然而，用胶带小心地将石墨烯从铅笔尖上撕下来并不是一种可扩展的生产方法。为了可靠地制造石墨烯结构，研究人员已转向化学气相沉积，即将碳气沉积到加热的基板上。这通常需要远高于 CMOS 制造中约 400°C 的最高工作温度的温度。

Destination 2D 使用加州大学圣巴巴拉分校 Banerjee 实验室开发的压力辅助直接沉积技术。Banerjee 称该技术为压力辅助固相扩散，使用镍等牺牲金属膜。牺牲膜放置在晶体管芯片顶部，碳源沉积在上面。然后，使用大约 410 到 550 千帕（60 到 80 磅/平方英寸）的压力，碳被迫穿过牺牲金属，并重新结合成下方干净的多层石墨烯。然后简单地去除牺牲金属，将石墨烯留在芯片上进行图案化。该技术在 300°C 下工作，温度足够低，不会损坏下方的晶体管。

提高石墨烯的电流密度

在石墨烯互连图案化后，对石墨烯层进行掺杂以降低电阻率并提高其载流能力。Destination 2D 团队使用一种称为插层的掺杂技术，其中掺杂原子扩散在石墨烯片之间。

掺杂原子可以多种多样，例如氯化铁、溴和锂。一旦植入，掺杂剂就会将电子（或材料中的电子空穴）贡献给石墨烯片，从而实现更高的电流密度。“插层化学是一个非常古老的课题，”班纳吉说。“我们只是将这种插层引入石墨烯，这是新事物。”

这项技术有一个很有前景的特点——与铜不同，随着石墨烯互连线尺寸的缩小，其载流能力会提高。这是因为对于更细的线路，插层技术会变得更加有效。Banerjee 认为，这将使他们的技术能够支持未来的许多代半导体技术。

Destination 2D 已在芯片级展示了其石墨烯互连技术，并且还开发了可在制造设施中实施的晶圆级沉积工具。他们希望与代工厂合作，将其技术用于研发，并最终投入生产。

参考链接

https://spectrum.ieee.org/graphene-semiconductor-2670398194

来源 | 半导体行业观察编译自IEEE

推荐阅读——

美国再将13家中企列入“未经验证清单”（附中文名单）

日本突发，更新出口管制！包含5项半导体产品

一文看懂算力核心HBM的技术特点