摘要：我认为这是微型化的结果，也就是说，在高密度集成电路（微芯片）中堆叠越来越多的晶体管的能力正在增强。有些人可能会认为，随着薄膜厚度接近10纳米甚至更低，微型化已经开始达到极限。

消费电子设备采用我们已经使用了60多年的材料制造，主要是硅、锗和铜。为什么半导体电子产品在这段时间里发展得越来越快？

我认为这是微型化的结果，也就是说，在高密度集成电路（微芯片）中堆叠越来越多的晶体管的能力正在增强。有些人可能会认为，随着薄膜厚度接近10纳米甚至更低，微型化已经开始达到极限。

这些近乎二维（2D）的材料可以用来制造下一代电子产品。然而，随着硅等电子材料的小型化，它们的能效也随之降低。

如果硅膜的直径小于20到30纳米，电子就会开始撞击硅膜的边缘，导致电阻率增加，能量耗散更多。这种现象几十年前就为人所知，克劳斯·福克斯（Klaus Fuchs，因向苏联提供曼哈顿计划机密信息而被称为“原子间谍”）和E·赫尔穆特·桑德海默（E. Helmut Sondheimer）很久以前就提出了一个理论来描述这种现象。

在《物理评论材料》上发表的一篇论文中，我指出，当厚度减小到 10 纳米以下时，情况会变得比 Fuchs-Sondheimer 理论预测的还要糟糕，因为出现了一种新的效应。这种新效应是由于电子的量子限制造成的。

我所说的量子限制是指量子粒子（例如电子）在空间中的运动受到限制时，其能量会显著增加的现象。这种效应源于海森堡不确定性原理：粒子的位置限制越精确，其动量的不确定性就越大，从而导致能量波动越大。

最近，我开始通过通用数学模型系统地研究量子限制对量子粒子（电子、声子）能量的影响以及对现实材料性质的影响。

后者考虑到，根据量子力学，电子同时是粒子和波，这意味着，在薄片的微型限制下，只允许与材料受限空间兼容的波长。

这个通用理论激励了我和我的合作者提供无参数的材料电子特性预测，并与超薄和近二维材料的实验数据相一致，这是以前不可能实现的。

在硅超薄片中，由于电子被挤压到更薄的空间，它们的能量由于量子限制而增加。反过来，随着电子能量的增加，将价电子（紧密结合在原子上）与自由移动的电子分隔开的带隙也会变大。因此，带隙的增加导致可用于导电的自由电子浓度下降，进而导致电阻率增加。

我在本文中提出的一种新的数学理论表明，随着薄膜厚度的降低，电阻率的增加非常显著（随着薄膜厚度的降低，电阻率呈指数增加），并且能够解释最近的实验数据，清楚地显示了随着厚度降低到 10 纳米以下，预测的指数增加。

好消息是，我的理论还解释了电阻率的急剧上升可以通过精细调节硅纳米薄膜中的自由电子浓度（例如通过掺杂）来缓解。这一发现将对下一代电子技术产生重大影响，因为它提供了制造接近原子级纳米芯片的新方法。

来源：饭饭小老妹儿